SU1449961A1 - Устройство синхронизации электроразведочных приемников - Google Patents

Abstract

Изобретение относитс  к электроразведочной аппаратуре. Цель изобретени  - уменьшение овмбки синхронизации . Устройство содержит усилитель, N+1 интеграторов, мультиплексер, демультиплексер, блок нулевой установки интегратора, первое и второе пороговые устройства, первый и вто- , рой управл емые источники опорного напр жени , первый и второй D-триг- геры, схему ИЛИ, блок формировани  импульсов синхронизации, генератор управл ющих импульсов, умножитель частоты, счетчик, блок Ликса1щи, схему И Выход усилител  подключен к входа м интеграторов и к первому входу блока фиксации, выходы интеграторов соединены с входами мультиплек- сера, выход которого соединен с неинвертирующим входом первого порогового устройства и и)1вертирующим входом второго порогового устройства. Выходы первого и второго пороговых устройств подключены к D-входам первого и второго D-триггеров, выходы которых соединены с входами схемы ИЛИ, а выход схемы ИЛИ подключен к входу блока формировани  импульсов синхронизации. Выход генератора -управл ющих импульсов соединен с входом умножител  частоты и вторым входом блока фиксации. Первый и второй выходы блока фикса1Ц1и подключены соответственно к входам первого и второго управл емых источников опорного напр жени . Третий выход блока фиксации подключен к первому входу схемы И, второй вход которой объединен с входом блока нулевой установки интегратора, входом счетчика и подключен к выходу умножител  частоты . Кодовый выход счетчика подключен к управл ю1цим входам мультиплексера и демультиплексера, а выход переполнени  - к его установочному входу. Выход блока нулевой установки интегратора соединен с входом демультиплексера , выходы которого подключены к входам обнулени  интеграторэн. Выходы первого и второго управл емых источников опорного напр жени  подключены соответственно к инвертирующему входу первого порогового устройства и неинвертирующему входу второго порогового устройства. Выход схемы И соединен с С-входаьш первого и второго D-триггеров. 1 з.п. ф-лы,- 3 ил. а $ (Л со со о

Description

1

14/-i99f)

Изобретение относитс  к технической физике, в частности к геоэлектро- разведочной аппаратуре, и может быть использовано дл  автономной синхронизации измерителей вызванной нол ри- зации (ВП).

Цель изобретени  - уменьшение ошибки синхронизации.

На фиг. 1 лредставлена структур- на  схема устройства синхронизации электроразведочных приемников; на фиг. 2 - структурна  схема блока фиксации; на фиг. 3 - структурна  схема блока формировани  импульсов синх- ронизации.

Устройство синхронизации электроразведочных приемников содержит усилитель 1, интегратор 2, блок 3 нуле- i вой установки интегратора, вьтолнён-

ный в виде ждущего мультивибратора, первое 4 и второе 5 пороговые устрой- г ства, первьш 6 и второй 7 управл е- I мые истогй№ки опорного напр жени  S I. первый 8 и второй 9 D-триггеры, схе- I ry 1ШИ 10, блок П формировани  им- ; пульсов синхронизации, генератор 12 управл ющих импульсов.

Выход усилител  1 подключен к ; сигнальному входу интегратора 2, D- I входы первого 8 и второго 9 D-триг- I гера соединены с выходами первого 4 I и второго 5 пороговых устройств, вы- ходы первого 8 и второго 9 D-тригге- 1 ров соединены с первым и вторым вх о- дами схемы ИЛИ 10,, выход которой подключен к входу блока 11 формировани  импульсов синхронизaiyra, выходы первого 6 и второго 7 управл емых источников -опорно го напр жени  подкпю- чены соответственно к инвертирующему входу первого порогового устройства 4 и неинвертирующему входу второго порогового устройства 5.

Устройство содержит также дополни тыльные интеграторы 13-15, мульти- плексер 16, демультиплексер 17, умножитель 18 частоты, счетчик 19, бло 20.фиксации, схему И 21, Сигнальные входы интеграторов 13-15 подключены к выходу усилител  1, входы обнулени  интеграторов 2 и 13-15 соединены с выходами демультиплексера 17, вход которого подключен к выходу блока 3 нулевой установки интегратора, входы мультиплекср,ра 16 соединены с выходами интеграторов 2 и 13-15, а вькод мультиплексора 16 подключен к неин- вертирую1цему входу первого пороговог

5

0 с о

д

5

12

устройства 4 и к инвертирующему входу второго порогового устройства 5, выход генератора 12 управл ющих импульсов соединен с входом умножител  18 частоты и с вторым входом блока 20. фиксации, первый вход которого подключен к выходу усилител  1. Первьш и второй выходы блока 20 фиксации подключены соответственно к входам первого 6 и второго 7 управл емых источников опорного напр жени , а третий выход к первому входу схемы И 21, второй .вход которой объединен с входом блока 3 нулевой установки интегратора, входом счетчика 19 и подключен к выходу умножител  18 ча стоты. Крдовьй выход счетчика 19 сое- данен с управл ющим входом мульти- плексера 16 и демультиплексера 17, а выход переполнени  счетчика 19 подключен к его установочному входу.Выход схемы И 21 соединен с С-.входами первого 8 и второго 9 D-триггеров,

Блок 20 фиксации содержит последовательно соединенные интегратор 22 и ключ 23, последовательно соединенные детектор 24 максимума положительного напр жени  и первое аналоговое запоминающее устройство (АЗУ) 25, последовательно соединенные детектор

26максимума отрицательного напр жени  и второе АЗУ 27, последовательно соединенные делитель 28 частоты, счетчик 29 и триггер 30, а также ждущий мультивибратор 31 и элемент 32 задержки. Выход ждущего мультивибратора 3 подключен к входу обнулени  интегратора 22, а вход объединен с управл ющим входом ключа 23 и подключен к выходу делител  28 частоты, Выход.элемента 32 задержки подключен к обнул ющим входам детектора 24 максимума положительного напр жени 

и детектора 26 максимума отрицательного напр жени , а вход объединен с входами записи первого 25 и второго

27АЗУ и подключен к выходу счетчи- ка 29. .

Установочный вход счетчика 29 соединен с его выходом. Вход интегратора 22 и вход делител  28 частоты служат соответственно первым и вторым входами Шока 20 фиксации, а выходы первого 25 и второго 27 АЗУ, а также ВЫХОД триггера 30 служат соответственно первым, вторым и третьим выходами блока 20 фиксации.

Блок 11 формировани  импульсов сихронизации содержит последовательно соединенные генератор 33 опорной частоты и первый счетчик 34, последовательно соединенные второй счетчик 35 и программируемое посто нное запоминающее устройство (ППЗУ) 36, а также схему 37 сравнени  и формирователь 38 импульсов. Первый ВХОД схемы

37сравнени  подключен к выходу первого счетчика 34, а второй вход к выходу ППЗУ 36. Выход формировател 

38импульсов соединен с установоч14499614

закрывает схему И 21. С выхода ратора 12 управл ющих импульсов н  второй вход блока 20 фиксации и на g умножитель 18 поступают импульсы с периодом Тп, выделенные из стационарной гармонической помехи, имеющей период Тп.

Через врем  t, 2 (), где 10 и длительность импульса пол ризующего тока, tf, - длительность паузы между импульсами, с первого и второго вькодов блока 20 фиксации на входы

.ход.™, „ерес™ ,1 С 35 ,s Г„:Г:,.

«::™:;:ра4ПГо :оТ:™г™ - ™ ™- Вход формировател  38 .импульсов объединен с управл ющим входом ППЗУ 36 и служит входом блока 11 формирова- ни  импульсов синхронизации. Выход схемы 37 сравнени  соединен с входом второго счетчика 35 и служит выходом блока II формировани  импульсов синхронизации .

Формирователь 38 импульсов может быть.вьтолнен в виде дифференцирующей  чейки, выдел ющей передний и задний фронты входного импульса ,

30

Генератор 12 управл ющих импульсов содержит последовательно соединенные приемную линию помехи, выпол- нечную в виде разомкнутой линии (антенны ) , узкополосный фильтр и усили1 1 Г (1г

напр жение пропускани  при действии зондирующего импульса тока положительной пол рности, Ufll) - напр жение

20 пропускани  при действии зондирующего импульса тока отрицательной пО л рности.

Управл емые источники 6 и 7 опорного напр жени  вырабатывают опорные

25 напр жени  U и Uj, равные

,;,

где - относительный порог обнаружени , 0 р 1.

Управл емые источники 6 и 7 опорного напр. жени  могут быть выполнены на основе операционного усилител  с обратными св з ми, обеспечивакицими

Т 18 ча- . коэффициент передачи, равный7. стоты содержит соединенные в замкну- На третьем выходе блока 20 икса- тое кольцо фазовый детектор, фильтр цин в это же врем  по вл етс  нижних частот, управл емь.й генератор логической 1 Ч Le и делитель частоты. Выход управл емо-. И 2.ткрывающий схему

40

ГО генератора служит выходом умножител  18 частоты, входом которого  вл етс  второй вход фазового детектора .

Устройство работает следующим образом .

Входным сигналом устройства  вл етс  напр жение с выхода первичного преобразовател  (измерительной линии MN), представл ющее собой адгдативную

Входной сигнап, усиленный усилителем 1, интегрируетс  интеграторг№}и 2 и 13-15 на интервалах времени, равном Tf. -Tf,, где Тр - период стационарной гар юнической помехи. 45 За счет выбора коэффициента умножени  умножител  18 частоты равным емкости счетчика 19 и равным величине N+1, где N - число дополнительных интеграторов,обеспечиваетс  управленГ .-г.г .:„ ,г--г

ной гагмонической помехи. В общем случае на входе может действовать также щирокополосный шум.

Входной сигнал, усиленный ускьпи- телем 1, поступает на интеграторы 2 и 13-15, а также на блок 20 4жксации В начальный момент времени с третьего выхода блока 20 фиксации поступает .сигнал логического О, который

зом, что интервалы интегрировани , задаваемые выходным сигналом блока 3 обнулени  интегратора под воздействием сигнала умножител  18 частоты, 55 сдвинуты во времени один относительно другого на величину Тц/N+l.C помощью мультиплексера 16, управл емого синхронно с демультиштексером 17 тем же счетчиком 19, выходные сигна ™ ™- 0

(1г

напр жение пропускани  при действии зондирующего импульса тока положительной пол рности, Ufll) - напр жение

0 пропускани  при действии зондирующего импульса тока отрицательной пО л рности.

Управл емые источники 6 и 7 опорного напр жени  вырабатывают опорные

5 напр жени  U и Uj, равные

,;,

где - относительный порог обнаружени , 0 р 1.

Управл емые источники 6 и 7 опорного напр. жени  могут быть выполнены на основе операционного усилител  с обратными св з ми, обеспечивакицими

коэффициент передачи, равный7. На третьем выходе блока 20 икса- цин в это же врем  по вл етс  логической 1 Ч Le И 2.ткрывающий схему

40

Входной сигнап, усиленный усилителем 1, интегрируетс  интеграторг№}и 2 и 13-15 на интервалах времени, равном Tf. -Tf,, где Тр - период стационарной гар юнической помехи. 45 За счет выбора коэффициента умножени  умножител  18 частоты равным емкости счетчика 19 и равным величине N+1, где N - число дополнительных интеграторов,обеспечиваетс  управле .:„ ,г--г

.:„ ,г--г

зом, что интервалы интегрировани , задаваемые выходным сигналом блока 3 обнулени  интегратора под воздействием сигнала умножител  18 частоты, сдвинуты во времени один относительно другого на величину Тц/N+l.C помощью мультиплексера 16, управл емого синхронно с демультиштексером 17 тем же счетчиком 19, выходные сигналМ интеграггоров 2 и 13-15 на врем  TL/N+1 перед окончанием интервала интегрировани  подключаютс  .к неин- в ртирующему входу порогового уст- р|ойства 4 и к инвертирующему входу , порогового устройства 5. Мультиплек- сер 16 и демультиплексер 17 могут .° быть выполнены на основе интеграль- микросхемы К590 KHI .

Выходные логичес 1сие сигналы пороговых устройств 4 и 5 формируютс  по цледующим законам:

, если UK-U 0-, , если 0; и,, если Ul-Un 0; H,0, если Uo -Uu О,.

14499616

дирующий импульс тока, напр жение на интеграторах 2 и 13-15 за интервал интегрировани  возрастает,

Выходное напр жение интегратора 14 на интервале t превышает опорное напр жение Ut, поэтому в момент времени t ffj D-триггер 8 уста-г

навливаетс  в

Т

что свид тельст15

1Q вует о вы влении переднего фронта зондирующего импульса тока.

После выключени  зондирующего импульса тока (момент времени tj) по мере того 5 как диапазон перекрыти  во времени интервалов интегрировани  и зондирующего импульса тока уменьшаетс , напр жение на выходах интеграторов 2 и 13-15 тоже уменьшаетс , и на интервале интегрировани  Т f4 Г напр жение на выходе интегратора 14 становитс  меньше и. Поэтому D-триггер 8 в момент времени t устанавливаетс  в О, свидетельствует о вы влении заднего фронта зондирующего импульса тока.

iffle - выходные логические сигналы пороговых устройств 4 и 5;.

выходной сигнал интеграторов 2 и 13-15.

С помощью импульсов, поступающих ф выхода умножител  18 частоты с пе- 1|)иодом Tft/N+1, выходные логические фосто ни  пороговых устройств 4 и 5 1 1ереписьгоаютс  в Б-триггеры,8. и 9.

В том случае, когда на входе уст- | ойства присутствует только стацио- 1Црна  гармоническа  помеха, а по ез фьш сигнал (пауза), выходной Сигнал интеграторов 2 и 13-15 за ин

тервал интегрировани  равен

2П

1- А sin(lii ч-4 Jdt О, --Ln

tn

де интервал интегрировани , равный периоду стационарной гармонической помехи; 40 переходной характеристики ВП в за- ,- посто нна  времени интег- данные моменты времени после выключераторов 2 и 13-15; , ни  тока. Ч о - начальна  фаза стационар- Блок 20 фиксации работает следую ой . гармонической помехи; щим образом. А - амплитуда стационарной

гармонической помехи, поэтому D-триггеры 8 и 9 при

45

С выхода усипител  1 на первый вход блока 20 фиксации поступает аддитивна  смесь полезного сигнала и помехи, в- частности стационарной гармонической помехи, Входной сигнал инустановлены в О , что говорит об от- Ьутствии зондирующего им1тульса тока питающей линии.

При воздействии на исследуемую Среду зондирующим импульсом тока (мо- :мент времени t) с помощью питающей Линии на входе устройства присутствует полезный сигнал и стационарна  Гармоническа  помеха.

По мере того, как все больша  Часть интервала интегрировани  интеграторов . 2 и 13-15 попадает на зоннавливаетс  в

Т

что свид тельст

вует о вы влении переднего фронта зондирующего импульса тока.

После выключени  зондирующего импульса тока (момент времени tj) по мере того 5 как диапазон перекрыти  во времени интервалов интегрировани  и зондирующего импульса тока уменьшаетс , напр жение на выходах интеграторов 2 и 13-15 тоже уменьшаетс , и на интервале интегрировани  Т f4 Г напр жение на выходе интегратора 14 становитс  меньше и. Поэтому D-триггер 8 в момент времени t устанавливаетс  в О, свидетельствует о вы влении заднего фронта зондирующего импульса тока.

Аналогичным образом обнаруживаютс  передний и задний фронты зондирующего имдульса тока отрицательной пол рности в момент времени t g и .

Выходные сигналы D-триггвров 8 и- 9 поступают через схему ИШ 10 на блок 1I формировани  импульсов синхронизации , который вырабатывает необходимые импульсы синхронизации, под воздействием которых синхронизируемый измеритель измер ет напр жение пропускани  во врем  действи  зондирующего импульса тока и напр жение

щим образом.

С выхода усипител  1 на первый вход блока 20 фиксации поступает аддитивна  смесь полезного сигнала и помехи, в- частности стационарной гармонической помехи, Входной сигнал интегрируетс  интегратвром 22 на интервале времени ЛI . Длительность интервала интегрирова ни  АТи задаетс  коэффициентом о(. делени  делител  28 частоты, на вход которого поступает импульсна  последовательность с периодом Тп с выхода генератора 12 управл ющих импульсов, поэтому

йТц)4Тп .

Коэффициент (X делени  выбираетс  из услови 

о( fu/2,

что обеспечивает с одной стороны глубокое подавление стационарной гармонической помехи за счет кратности интервала интегрировани  периоду стационарной гармонической помехи, а с другой стороны лопадание не менее одного полного интервала АTU интегрировани  на врем  действи  зондиру ющего импульса тока. Обнуление интегратора 22 осуществл етс  выходным сигналом ждущего мультивибратора 31, который запускаетс  выходными импульсами на выходе делител  28 частоты . Выходной сигнал интегратора 22 в конце интервала -интегрировани  ДТн подключаетс  с помощью ключа 23 к входам детектора 24 максимзт а положительного напр жени  и детектора 26 максимума отрицательного напр жени , которые после прохождени  импульсов зондирующего тока положительной и отрицательной пол рности фиксируют соответственно напр жени  Unp и Unp. Через интервал времени Сер 2(( ), задаваемый емкостью счетчика 29, выходные напр жени  и детектора 24 максимума положительного напр жени  и детектора 26 максимума отрицательного напр жени  переписываютс  в АЗУ 25 и 27 .под воздействием импульса , который вьфабатываетс  счетчиком 29. Кроме этого, импульс, вы-. рабатываемый счетчиком 29, устанавливает триггер 30 в состо ние 1, а через некоторое врем , определ емое элементом задержки, обнул ет детектор 24 максимума положительного напр жени  и детектора 26 максимзта отрицательного напр жени . В дальнейшем работа узлов блока 20 фиксации повтор етс .

Таким образом, блок 20 фиксации вырабатывает через врем  D jp после включени  на третьем входе сигнал Jjo- гической 1, а на первом и втором выходах значени  напр жений Unp и Unp которые через интервал времениt уточн ютс  по мере возможности, изменений входного сигнала из-за нестабильности источника тока генераторной установки, а также изменени  напр жени  собственной пол ризации приемных электродов.

Блок I1 формировани  импульсов « синхронизации работает следующим образом .

Выходные сигналы D-триггеров 8 и ,9, логически объединенные с помощью схемы ИЛИ 10, поступают на вход блока 11 формировани  импульсов синхронизации , под воздействием которого 10 формирователе 38 импульсов в момент времени 2 , -4 , и 4 вырабатывает короткие импульсы. Первый же импульс в момент времени tq с выхода формировател  38 запускает генератор 15 33 опорной частоты, а счетчики 34 и 35 устанавливаютс  в исходное состо ние .

В счетчике 34 фиксируетс  код под воздействием импульсов опорной ча- Q стоты, пропорциональный текущему времени действи  зондирующего импульса |тока, который поступает на первый вход схемы 37 сравнени . На второй шход схемы 37 сравнени  поступает 5 код с выхода ПГОУ 36, пропорциональ- ньш заданному моменту измерени  напр жени  пропускани . В момент равенства кодов схема 37 сравнени  вырабатывает импульс, который поступает Q на выход блока 1 формировани  импульсов синхронизации дл  запуска синхронизируемого измерител , 1-1мпульс с выхода формировател  38 импульсов в момент времени Гл уста- навливаетс  в исходное состо ние счетчика 34 и 35. С момента времени ta счетчик 34 начинает накапливать код, пропорциональный текзгщему времени паузы. Под воздействием входного Q сигнала на входе формировател  I импульсов синхронизации, который на интервале времени Г -fs равен О, из ППЗУ 36 выиграютс  коды, пропорциональные моментам измерени  напр - д жени  переходной характеристики ВП. Очередность выбора моментов измерени  напр5таени  Ug из ППЗУ 36 определ ет счетчик 35, подава  код на адресный вход ППЗУ 36,

50

В момент равенства кодов схема 37 вырабатывает импульс, поступающий на выход блока I1 формировани  импульсов синхронизации, а также посту- gg пающий на вход счетчика 35, который увеличивает свой код, выбира  из ППЗУ 36 очередной код, пропорциональный следующему моменту.измерени  напр жени  ВП. С течением времени рабоta всех узлов блока 11 формировани  Импульсов синхронизации повтор етс . Генератор 12 управл ющих импуль- сов работает следующим образом.

На входе приемной линии помехи, : ыполнённой в виде разомкнутой ли- 1ии (антенны), действует стационарна  гармоническа  помеха, имеюща  та сую же частоту, что и стационарна  гармоническа  помеха на измеритель- юй линии MN, НО отличающа с  по ровню и начальным сдвигом фазы.

Принимаема  приемной линией помехи Стационарна  гармоническа  помеха, пройд  узкополоснь1й фильтр, настроенный на частоту стационарной гармонической помехи, усиливаетс  усилителем-ограничителем , после чего она лревращаетс  в поток пр моугольных «мпульсов с периодом То и поступает на выход генератора 12 управл ющих :импульсов.

I Умножитель 18 частоты работает радующим образом.

I На второй вход фазового детектора постзшает периодическа  последо- ательность импульсов с периодом Тд На первый вход фазового детекто- jpa с выхода делител  частоты пь:сту- ают пр моугольные импульсы типа . Меандр с периодом следовани  Тд . множитель 1Ь частоты представл ет робой классическое кольцо фазовой автоподстройки частоты, поэтому в (Установившемс  режиме работы справед пиво соотношение Т , и, следовательно , период быходного сигнала ум- |ножител  1 8 частоты равен Т /К, где |Кд - коэффициент делени  делител  . частоты.

Таким образом, введение N дополнительных интеграторов 13-15, муль- типлексера 16, демультиплексера 17, умножител  18 частоты, счетчика 19, блока 20 фиксации и схемы И 21 и новых св зей позвол ет уменьшить временной интервал оценки входного сигнала без уменьшени  длительности интервала интегрировани  интеграторов 2 и 13-15, определ емого перидом стагшонарной гармонической помехи , а также обеспечивает слежение опорных напр жений за изменени ми н Пр жени  пропускани , поддержива  посто нным относительный порог обнаружени , что позвол ет уменьшить среднее значение ошибки синхронизации и средкеквадратическое отклоне

5

0

ние ошибки синхронизации от среднего значени .

Claims (1)

1. Устройство синхронизации электроразведочных приемников, содержат щее усилитель, интегратор, блок нулевой установки интегратора, первое и второе пороговые устройства, первый и второй управл емые источники опорного напр жени , первый и второй D-триггеры, схему ИЛИ, блок формировани  импульсов синхронизации, генератор управл ющих импульсов, при этом в.ьгход усилител  подключен к сигнальному входу интегратора, D-входы первого и второго D-триггеров соединены с выходами первого и второго пороговых устройств выходы первого и второго D-триггеров соединены с первым и вторым входами, схемы ШШ, выход которой подключен к входу бло5 ка формировани  импульсов синхрониза- циу, выходы первого и второго управл емых источников опорного напр жени  подключены соответственно к инвертирующему входу первого порогового устройства и неинвертирующему входу второго порогового устройства, отличающеес  тем, что, с целью уменьшени  ошибки синхронизации, р него дополнительно введены К-интег- раторов, мультиплексер, демультиплек- сер, умножитель частоты, счетчик, блок фиксации, схема И, при этом сигнальные входы дополнительно введенных интеграторов подключены к выходу усилител , входы обнулени  интеграторов соединены с выходами демультиплексе- ра, вход которого подключен к выходу блока нулевой установки интегратора, входы мультиплексера соединены с выходами интеграторов, а выход мультиплексера подключен к неинвертирующему входу первого порогового устройства и к инвертирующему входу второго порогового устройства, выход генератора управл ющих импульсов соединен с входом умножител  частоты и с вторым входом блока фиксащте, первый вход котЬрого подключен к выходу усилител , при этом первьй и второй выходы блока

g фиксации подключены соответственно к входам первого и второго управл емых источников опорного чапр же- ни , а третий выход - к первому входу схемы И, второй вход которой

0

5

0

5

0

объединен с входом блока нулевой установки интегратора, входом счетчика и подключен к выходу умножител  ча- сто ты, при этом кодовый.-выход счетчика соединен с управл ющим входом мультиплексера и демультиплексера , а выход переполнени  счетчика подключен к его установочному входу, при этом выход схемы И соединей с С-вхо- дами первого и второго D-триггеров. 2, Устройство по П-, 1 , отличающеес  тем, что блок (фиксации содержит последовательно соединенные интегратор и ключ, последовательно соединенные детектор максимума положительного напр жени  и первое аналоговое запоминающее устройство , последовательно соединенные детектор максимума отрицательного напр жени  и второе аналоговое запоминающее устройство, последовательно соединенные делитель частоты, счетчик и триггер, а также ждущий муль449961

12

тивибратор и элемент задержки, при в этом выход ждущего мультивибратора подключен к входу обнулени  интегра- тора, а вход объединен с управл ющим входом ключа и подключен к выходу делител  частоты, при этом выход элемента задержки подключен к обнул ющим входам детектора максимума поло Q жительного напр жени  и детектора максимума отрицательного напр жени , а вход объединен с входами записи первого и второго аналоговых запоминающих устройств и подключен к выхо15 ДУ счетчика, при этом установочный вход счетчика соединен с его выходом, при этом вход интегратора и вход делител  частоты служат соответствен- но первым и вторым входами блока

20 фиксации, а выходы первого и второго запоминающих устройств, а также выход триггера служат соответстве нно первым, вторым и третьим выходами блока фиксации.

И

01/2.1

.2

9иг.