SU1444950A1 - A-d converter - Google Patents

Abstract

Изобретение относитс  к области измерительной техники и может быть использовано дл  создани  высокоточных цифровых измерительных приборов. Устройство обеспечивает высокую точность прербразовани  за счет автоматической коррекции погрешности, обусловленной наличием напр жений смещени  интегратора и компаратора, и исключени  вли ни  точности резистора на результат преобразовани ; Достоинством аналого-цифрового преобразовател   вл етс  также простота устройства . Результат преобразовани  определ етс  как сумма результатов за два цикла работы устройства. В первом такте первого цикла коммутаторы 2 и 3 подключают преобразуемое и и опорное Uj напр жени  ко входам интегратора 4 таким образом, что выходной сигнал интегратора 4 пропорционален разности Ug - Uy, Затем осуществл етс  разр д интегратора Д опорным напр жением -U до момента срабатьшани  компаратора 6. Логический блок 7 формирует интервал времени , пропорциональный разности U - - Uj(, который заполн етс  импульсами опорной частоты fg ОД заноситс  в жThe invention relates to the field of measurement technology and can be used to create high-precision digital measuring devices. The device provides high accuracy of conversion by automatically correcting the error due to the presence of the bias voltage of the integrator and comparator, and eliminating the influence of the accuracy of the resistor on the conversion result; The advantage of an analog-to-digital converter is also the simplicity of the device. The result of the conversion is defined as the sum of the results for the two cycles of operation of the device. In the first cycle of the first cycle, the switches 2 and 3 connect the converted and the reference voltage Uj to the inputs of the integrator 4 in such a way that the output signal of the integrator 4 is proportional to the difference Ug - Uy. Then the discharge of the integrator D is performed by the reference voltage -U until the time comparator 6. Logic block 7 forms a time interval proportional to the difference U - - Uj (which is filled with pulses of the reference frequency fg OD is entered in

Description

арифметический блок 8, Во втором цикле работы коммутаторы 2 и 3 подключают преобразуемое U и опорное }д напр жени  таким образом, что напр жение на выходе интегратора 4 к концу первого такта становитс  пропорционально разности и - УО Во втором такте второго цикла осуществл етс  разр д интегратора опорным напр жением UQ до момента срабатывани  компаратора 6. В арифметический блок 8 заноситс  код, пропорциональный Од - и, Результирующий код, накопленный в блоке 8 за два цикла преобразовани  пропорционален преобразуемому напр жению U и практически не зависит от напр жений смещени  интегратора 4 и компаратора 6. Кроме того не предъ вл етс  требовайий к точности резистора R и конденсатора С интегратора 4, что обеспечивает высокую точность преобразовани . } з.п. ф-лы, 3 ил.arithmetic unit 8. In the second cycle of operation, switches 2 and 3 connect the transformed U and the reference voltage in such a way that the voltage at the output of integrator 4 to the end of the first cycle becomes proportional to the difference and - UO In the second cycle of the second cycle, the discharge is performed the integrator by the reference voltage UQ until the comparator 6 is triggered. In the arithmetic unit 8, a code proportional to One and the Result code accumulated in block 8 during two conversion cycles is proportional to the transformed voltage U and practical The coils do not depend on the bias voltages of the integrator 4 and the comparator 6. In addition, there is no requirement for the accuracy of the resistor R and the capacitor C of the integrator 4, which ensures high accuracy of the conversion. zp f-ly, 3 ill.

1one

Изобретение относитс  к измерительной технике и может быть использовано дл  создани  высокоточных цифровых измерительных приборов.The invention relates to a measurement technique and can be used to create highly accurate digital measuring instruments.

Цель изобретени  - повьшение точности и упрощение устройства.The purpose of the invention is to increase the accuracy and simplify the device.

На фиг. 1 приведена структурна  схема аналого-цифрового преобразовател } на фиг. 2 - временные диаграммы ,- на фиг. 3 - конструкци  логического блока.FIG. 1 shows the analog-to-digital converter circuit in FIG. 2 — timing diagrams — in FIG. 3 - logical block construction.

Устройство содержит источник опорного напр жени  1, коммутаторы 2 и 3, интегратор 4 на операционном усилителе 5, компаратор 6, логический блок 7, на вход которого поступают импульсы опорной частоты, арифметический блок 8.The device contains a source of reference voltage 1, switches 2 and 3, integrator 4 on the operational amplifier 5, comparator 6, logic block 7, to the input of which impulses of the reference frequency are received, arithmetic unit 8.

Логический блок содержит делитель -частоты 9, счетчик 10, обща  шина 11 элементы РШИ-НЕ 12 и 13, инверторы 14 и 15, триггеры 16-19, элементы И-НЕ 20 и 21, дешифратор 22.The logical block contains a divider-frequency 9, a counter 10, a common bus 11 elements RSHI-HE 12 and 13, inverters 14 and 15, triggers 16-19, elements AND-NOT 20 and 21, a decoder 22.

Устройство работает следунлцим образом .The device works in the following way.

В момент начала первого цикла Тц преобразовател ,длительность которого посто нна , коммутаторы 2 и 3 под клк1чают ко входам интегратора 4 преобразуемое напр жение U и опорное напр жение U соответственно. По истечение такта TQ интегрировани  преобразуемого напр жени  выходное напр жение интегратора 4 определ етс  выражением:At the beginning of the first cycle of the converter TC, whose duration is constant, the switches 2 and 3 connect the converted voltage U and the reference voltage U to the inputs of the integrator 4, respectively. After the cycle TQ of the integration of the voltage to be converted, the output voltage of the integrator 4 is determined by the expression:

pp

т. 1t. 1

и о - и,and oh - and

смcm

RCRC

RS + 1RS + 1

Т„T „

(1)(one)

к to

где 1р - напр жение смещени  операционного усилител  5, приведенное ко входу; . 1ц - напр жение смещени  компаратора 6, приведенное ко входу.where 1p is the bias voltage of the operational amplifier 5, reduced to the input; . 1c is the bias voltage of the comparator 6 applied to the input.

После этого начинаетс  такт Тх1 разр да интегратора 4 опорным напр жением UQ, поступающим на инвертирующий вход, до момента равенства напр жений на входах компаратора 6. Компаратор 6 срабатьшает, когда выходное напр жение интегратора 4 .достигнет значени  ..After that, the cycle Tx1 of discharge of integrator 4 by reference voltage UQ, arriving at the inverting input, begins until the voltages at the inputs of the comparator 6 are equal. Comparator 6 triggers when the output voltage of the integrator 4 reaches the value ..

UB Т„ + Txi и, Tj -.UB T „+ Txi and, Tj -.

- ° т СМ гр ,- ° t CM gr,

RC XI RC RC XI RC

(2)(2)

Подставл   (1) в (2), можно записать вьфажение дл  интервала времени Тх, которьй формируетс  логическим блоком 7Substituting (1) into (2), it is possible to record the flux for the time interval Tx, which is formed by logic block 7

Тх, Tx,

(-UK + и,) То(-UK + and,) That

и„ + 1and „+ 1

смcm

(3)(3)

-см-cm

и„ + 1and „+ 1

емeat

В момент срабатывани  компаратором 6 коммутаторы 2 и 3 подключают входы интегратора 4 к общей точке схемы до начала второго цикла преобразовани .At the time of operation of the comparator 6, the switches 2 and 3 connect the inputs of the integrator 4 to the common point of the circuit before the start of the second conversion cycle.

Во втором цикле преобразовани  . коммутаторы 2 и 3 подключают опорное напр жение и„ на инверти))ую1ций вход, а преобразуемое Ux - на неиивертирую- щий вход интегратора 4. К кинцу такIn the second conversion cycle. switches 2 and 3 connect the reference voltage and “on the inversion”) input, and the transformable Ux - to the non-sig- nating input of the integrator 4.

напр жение на выходе интегра- будет определ тьс  вьфаженнUe т;the voltage at the output of the integra- tion will be determined by the ignition voltage;

UK - Ufl RCUK - Ufl RC

0 0

-1 RC-1 RC

Т« -ь 1,T "- 1,

Затем осуществл етс  разр д интегратора 4 опорным напр жением U, поступающим на неинвертирующий вход. В момент срабатывани  компаратора 6 выходное напр жение интегратора 4 будет равноThen, the integrator 4 is discharged by the reference voltage U supplied to the non-inverting input. At the time of the operation of the comparator 6, the output voltage of the integrator 4 will be equal to

+ т, - т,иДтц + + t, - t, ddts +

и. (1and. (one

+ ii.) RC + ii.) RC

j-CMj-CM

RCRC

Т. «2T. "2

Ил + Iv Il + Iv

о .about .

Подставл   (4) в (5), получим выражение дл  интервала времени ТSubstituting (4) into (5), we obtain the expression for the time interval T

(6(6

C-Ux.-f Ue) То -1емТ,C-Ux.-f Ue) That -1emT,

и„ - 1,and „- 1,

- -

U« - 1,U "- 1,

-см в -cm

арифметическом блоке 8 формирукод , пропорциональный суммеan arithmetic unit 8 a form proportional to the sum

(6(6

Схема преобразовател  весьма проста и содержит в аналоговой части ре- зистор R и конденсатор С, точность которых не вли ет на результат преобразовани , а также операционный усилитель 5 и компаратор 6, напр жени  смещени  которых практически не вли-  ют на точность преобразовани . Так например, в соответствии с (7) напр жение смещени  операционного усилител  5, равно 5 мВ, при выборе опорного напр жени  Uj,, равного 5В, вносит относйтель1пгю погрешность, не превьшакщую 1 Ь .The converter circuit is very simple and contains, in the analog part, a resistor R and a capacitor C, the accuracy of which does not affect the result of the conversion, as well as an operational amplifier 5 and comparator 6, the bias voltage of which practically does not affect the accuracy of the conversion. For example, in accordance with (7), the bias voltage of the operational amplifier 5 is 5 mV, when choosing the reference voltage Uj ,, equal to 5V, the relative error, which does not exceed 1 b, is introduced.

1. Аналого-цифровой преобразователь , содержащий интегратор, первый вход которого соединен с выходом первого коммутатора, первый, второй и третий информационные входы которого подключены соответственно к входной шине источника опорного напр жени  и к общей щине и объединены соответственно с первым, вторым и третьим информационными входами второго коммутатора, а выход интегратора соединен с первым входом компаратора , выход которого подключен к первому входу логического блока, второй1. An analog-to-digital converter containing an integrator, the first input of which is connected to the output of the first switch, the first, second and third information inputs of which are connected respectively to the input bus of the voltage source and to a common bus and are connected respectively to the first, second and third information the inputs of the second switch, and the integrator output is connected to the first input of the comparator, the output of which is connected to the first input of the logic unit, the second

Алгоритм работы аналого-цифрового преобразовател  достаточно ком- gQ пактен, не требует начальной установ- ход которого  вл етс  шиной импуль- ки преобразовател  перед циклом из- сов опорной частоты, а перва  и мерени , а также введени  цепи анало- втора  группы выходов соединены с говой автокоррекции, котора  услож- управл ющими входами первого и вто55The algorithm of the analog-digital converter is sufficiently compact; it is not required; the initial setting of which is the pulse bus of the converter before the cycle of reference frequency, and the first and the measurement, as well as the introduction of the analog output circuit, are connected to *** autocorrection, which complicates the control inputs of the first and second

н ет устройство и снижает его уйтой- чивость. Кроме того, данный-алгоритм позвол ет снизить погрешность из-за абсорбции конденсатора С интегратора 4, поскольку среднее значениеIt doesn’t have a device and reduces its resistance. In addition, this algorithm allows to reduce the error due to the absorption of the capacitor C of the integrator 4, since the average value

рого коммутаторов соответственно, а третий выход подключен к входу ариф- метическбго блока, отличают щ и и с   тем, что, с целью.повышени  точности и упрощени  устройства.switches, respectively, and the third output is connected to the input of the arithmetic unit, they are distinguished by the fact that, in order to improve the accuracy and simplify the device.

ю Yu

напр жени  на конденсаторе С за цикл преобразовани  равно нулю.the voltage across capacitor C per conversion cycle is zero.

При этом, логический блок 7 может быть реализован в соответствии с фиг. 3 при выбранных длительности цикла Тц 10 мс и длительности такта Тд 4 мс. Коэффициент делени  делител  частоты 9 определ етс  значением опорной частоты fj,. Каждый четвертый и дес тьЬ импульсы, поступающие на вход счетчика Ю записы- ваютс  в счетчик, собранньй на триггерах 16 и 17, выходной код которого 15 управл ют дешифратором 22 (К561ИД1). С помощью триггеров 18 и 19 по выходному сигналу компаратора 6 формируютс  интервалы времени Т, которые заполн ют импульсами опорной частотыIn this case, the logic unit 7 can be implemented in accordance with FIG. 3 for the selected cycle time Tc 10 ms and the duration of the clock cycle Td 4 ms. The division factor of frequency divider 9 is determined by the value of the reference frequency fj ,. Every fourth and ten pulses arriving at the input of the counter U are recorded in the counter, collected on triggers 16 and 17, the output code of which 15 is controlled by the decoder 22 (K561ID1). Using the flip-flops 18 and 19, the time signal T is formed at the output signal of the comparator 6, which is filled with reference frequency pulses.

2020

fд. Число импульсов подсчитываетс fd. The number of pulses is counted

(7)(7)

в арифметическом блоке 8, в качестве которого может быть использован двоичный суммирующий счетчик. Элеме нты ИЛИ-НЕ 12 и 13 и инверторы 14 и 15, (6) 25 а также элементы И-НЕ 20 служат дл in the arithmetic unit 8, which can be used as a binary sum counter. The elements OR-NOT 12 and 13 and the inverters 14 and 15, (6) 25 and the elements AND-NOT 20 serve for

формировани  сигналов управлени  ключами , на которых собраны коммутаторы 2 и 3. Перва  цифра в обозначении сигналов управлени  показывает 30 номер коммутатора, а втора  - номер ключа, который соответствует входам коммутаторов 2 и 3 сверху вниз, как показано на фиг. 1.generating key management signals, on which switches 2 and 3 are assembled. The first digit in the designation of control signals shows 30 the number of the switch, and the second, the key number that corresponds to the inputs of switches 2 and 3 from top to bottom, as shown in FIG. one.

Claims (1)

1. Аналого-цифровой преобразователь , содержащий интегратор, первый вход которого соединен с выходом первого коммутатора, первый, второй и третий информационные входы которого подключены соответственно к входной шине источника опорного напр жени  и к общей щине и объединены соответственно с первым, вторым и третьим информационными входами второго коммутатора, а выход интегратора соединен с первым входом компаратора , выход которого подключен к первому входу логического блока, второй1. An analog-to-digital converter containing an integrator, the first input of which is connected to the output of the first switch, the first, second and third information inputs of which are connected respectively to the input bus of the voltage source and to a common bus and are connected respectively to the first, second and third information the inputs of the second switch, and the integrator output is connected to the first input of the comparator, the output of which is connected to the first input of the logic unit, the second ход которого  вл етс  шиной импуль- сов опорной частоты, а перва  и втора  группы выходов соединены с управл ющими входами первого и второго коммутаторов соответственно, а третий выход подключен к входу ариф- метическбго блока, отличают щ и и с   тем, что, с целью.повышени  точности и упрощени  устройства.the course of which is a bus of reference frequency pulses, and the first and second groups of outputs are connected to the control inputs of the first and second switches, respectively, and the third output is connected to the input of the arithmetic unit, so that Increase accuracy and simplify the device. в нем второй вход компаратора объединен с вторым входом интегратора и подключен к выходу второго коммутатора .in it, the second input of the comparator is combined with the second input of the integrator and connected to the output of the second switch. 2, Преобразователь по п.1, отличающийс  тем, что логический блок выполнен на счетчике, триггерах, инверторах, дешифраторе, элементе ИЛИ-НЕ, И-НЕ и делителе частоты , вход которого  вл етс  вторым входом блока, а выход соединен с первым счетным входом счетчика, первый выкод которого соединен с первым входом первого элемента w.. ИЛИ-НЕ и С-входом первого триггера, которого соединен с пр мым выходом второго триггера, D-вход - с шиной питани , S-вход - с общей шиной, а выход подключен к первому входу первого элемента И-НЕ, выход которого  вл етс  третьим выходом блока, а второй вход  вл етс  вторым входом блока, второй- выход счетчика соединен с вторым входом первого элемента ИЛИ-НЕ и R-входом второго триггера, С-вход которого объединен с первым входом второго элемента ИЛИ-НЕ и  вл етс  первым входом блока, D-вход соединен с шиной питани , а S-вход - с выходом второго элемента ИЛИ-НЕ, второй вход которого объединен с первыми входами вто- рого и третьего элементов И-НЕ и через первый инвертор подключен к первому выходу дешифратора, второй выход которого через второй инвертор соединен с первыми входами четвертого и п того элементов И-НЕ, третий выход черед третий инвертор соединен2, the converter according to claim 1, characterized in that the logic unit is executed on the counter, triggers, inverters, decoder, OR-NOT, AND-NO element and the frequency divider, whose input is the second input of the unit, and the output is connected to the first counting unit the input of the counter, the first code of which is connected to the first input of the first element w .. OR-NOT and the C input of the first trigger, which is connected to the direct output of the second trigger, D-input - with the power bus, S-input - with the common bus, and the output is connected to the first input of the first NAND element, the output of which is one third m output of the block, and the second input is the second input of the block, the second input of the counter is connected to the second input of the first OR-NOT element and the R-input of the second trigger, whose C input is combined with the first input of the second OR-NOT element and is the first the input of the block, the D-input is connected to the power bus, and the S-input is connected to the output of the second OR-NOT element, the second input of which is combined with the first inputs of the second and third AND-NOT elements and through the first inverter is connected to the first output of the decoder, the second output of which is connected via ne to the second inverter Vym inputs of the fourth and fifth AND-NO elements, the third turn of the third inverter connected to the output с вторым входом третьего элемента И-НЕ и  вл етс  первым выходом второй группы вькодов блока, четвертый выход через четвертый инвертор соединен с вторым входом червертого элемента И-НЕ и  вл етс  первым вькодом группы выходов блока, вторые входы второго и п того элементов И-НЕ объединены с первыми входами шестого и седьмого элементов И-НЕ и подключены к инверсному выходу второго триггера, выходы второго и п того элементов И-НЕ соединены соответственно с входами п того и шестого инверторов , выходы которых  вл ютс  вторыми выходами соответственно первой и второй групп выходов блока, а вторые входы шестого и седьмогоwith the second input of the third element IS-NOT and is the first output of the second group of block codes, the fourth output through the fourth inverter is connected to the second input of the third AND-NOT element and is the first code of the group of block outputs, the second inputs of the second and fifth elements of AND NOT combined with the first inputs of the sixth and seventh elements AND-NOT and connected to the inverse output of the second trigger, the outputs of the second and fifth elements AND-NOT are connected respectively to the inputs of the fifth and sixth inverters, the outputs of which are the second outputs with tvetstvenno first and second groups of unit outputs and second inputs of the sixth and seventh элементов И-НЕ соединены соответст- венно с выходами третьего и четвертого элементов И-НЕ, причем выходы шестЬго и седьмого элементов лвл ют- с  третьими выходами первой и второйAND-NOT elements are connected to the outputs of the third and fourth elements of the NAND, respectively, and the outputs of the sixth and seventh elements are connected to the third outputs of the first and second групп выходов соответственно, а пер- вьй и второй входы дешифратора соединены соответственно с пр мыми выходами третьего и четвертого триггеров, третий и четвертый вх;оды дешифратора подключены к общей шине, инверс- ньй выход третьего триггера соединен с его D-входом, С-вход подключен к пр мому выходу четвертого триггера, инверсньй выход которого соединен с его D-входом, С-вход через седьмой инвертор подключен к выходу первого элемента ИЛИ-НЕ, а R- и S-входы третьего и четвертого триггеров подключены к общей шине, вход сброса иoutput groups, respectively, and the first and second inputs of the decoder are connected respectively to the direct outputs of the third and fourth triggers, the third and fourth in; the decoder odes are connected to the common bus, the inverse output of the third trigger is connected to its D-input, C- the input is connected to the direct output of the fourth trigger, the inverse output of which is connected to its D input, the C input through the seventh inverter is connected to the output of the first OR-NOT element, and the R and S inputs of the third and fourth triggers are connected to the common bus, reset input and второй счетньй вход счетчика соединен с общей шиной.The second counting input of the meter is connected to the common bus. VeVe Фиг. гFIG. g кto