SU1441382A1 - Device for computing systems of logical functions - Google Patents
Device for computing systems of logical functions Download PDFInfo
- Publication number
- SU1441382A1 SU1441382A1 SU864167560A SU4167560A SU1441382A1 SU 1441382 A1 SU1441382 A1 SU 1441382A1 SU 864167560 A SU864167560 A SU 864167560A SU 4167560 A SU4167560 A SU 4167560A SU 1441382 A1 SU1441382 A1 SU 1441382A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- function
- inputs
- outputs
- functions
- logical
- Prior art date
Links
Landscapes
- Stored Programmes (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл реализахщи систем логических функций в многофункциональных преобразовател х. Целью изобретени вл етс упрощение устройства. Устройство содержит дешифратор функции 1, шифратор настройки 2, уйиверсальные логические модули 3,, ..., 3 группы, входы 4., „00, 4 аргумента, выходы 5,, ..с, 5 функции (п - число переменных , га - число логических функций ) . На вход дешифратора функции 1 поступает код номера реализуемой системы функции, на входы аргумента - двоичные переменные х, .., х„, на выходах мультиплексоров 3,4, .. , получаютс значени системы логических функций. 1 ило с The invention relates to computing and can be used to implement logic functions in multifunctional converters. The aim of the invention is to simplify the device. The device contains the decoder of function 1, the encoder settings 2, uyversalsky logic modules 3 ,, ..., 3 groups, inputs 4., 00, 4 arguments, outputs 5 ,, .. with, 5 functions (n is the number of variables, ha - the number of logical functions). The input to the decoder of function 1 is the code of the number of the function system being implemented, the inputs of the argument are binary variables x .. 1 silt with
Description
(Л(L
идwas going
Изобретение относитс к вычислительной технике и может быть использовано дл реализации систем логических функций, описьшающих работу мно- гофункциональных цифровых преобразователейThe invention relates to computing and can be used to implement logic functions systems describing the operation of multifunctional digital converters.
Целью изобретени вл етс упрощение устройства.The aim of the invention is to simplify the device.
На чертеже представлена функцио- напьна схема устройства.The drawing shows the functional diagram of the device.
Устройство содержит дешифра:тор 1 функции, шифратор 2 настройки, универсальные логические модули (УЛМ) 3|, 000, Зо, группы, входы 4, ... А аргумента, выходы 5,, ,.., 5 функции . .The device contains a descrambler: torus 1 functions, encoder 2 settings, universal logic modules (ULM) 3 |, 000, Zo, groups, inputs 4, ... And arguments, outputs 5 ,,, .., 5 functions. .
Шифратор настройки содержит q элементов НЕ 64, ..о, 6(,Р элементов ИЛИ 7, , .00,- 7р , г элементов ШТИ-НЕ The encoder settings contains q elements NOT 64, .. o, 6 (, P elements OR 7,, .00, - 7p, g elements STI-NOT
80 |,О..О,80 |, Oh ... Oh,
Устройство функционирует следующим образом.The device operates as follows.
На вход дешифратора 1 функции поступает К-разр дный двоичный код но- мера j (j 1, L) реализуемой системы логических функций, на входы 4, 000, 4|, аргумента - двоичные переменные X,, ..„, х„, на входах 5,, ..., 5 реализуютс логические функции The input of the decoder 1 of the function receives the K-bit binary code of the number j (j 1, L) of the implemented system of logical functions, the inputs 4, 000, 4 |, of the argument are binary variables X ,, .. „, x„, the inputs 5 ,, ..., 5 are implemented logical functions
t|jV.X,, 0.0, , ... П) t | jV.X ,, 0.0, ... P)
х„), где L - число систем логическихx "), where L is the number of logical systems
функций; m - число логических функций в системе; п - число переменных функций.functions; m is the number of logical functions in the system; n is the number of variable functions.
В устройстве используютс УЛМ с настройкой класса А (сигналы настройки принадлежат множеству (0,1),The device uses a ULM with class A tuning (the tuning signals belong to the set (0,1),
имеющие п информационных и 2 настроечных входов.having n information and 2 configuration inputs.
При подаче на информационные входы такого модул переменных х , х „ на его выходе реализуетс некотора логическа функци п переменных, оп- редел ема вектором настройки U (0.0 г, ..., и,), ,, i 1,2,который подаетс на настроечные входы модул . В данном случае в качестве УЛМ использованы мульти- плексоры, дл которых вектор настройки tj совпадает с таблицей истинности реализуемой функции. I When applying to the information inputs of such a module of variables x, x ", at its output a certain logic function of the variables is realized, determined by the tuning vector U (0.0 g, ..., and),, i 1,2, which is supplied on the configuration inputs of the module. In this case, multiplexers are used as ULMs, for which the tuning vector tj coincides with the truth table of the implemented function. I
УЛМ 3,, .0., 3 образуют так назы ваемую многофункциональную вычислительную среду (МФВС) с обшим числом настроечных входов Кц тп2- . МФВС управл етс вектором настройки, компонентами которого вл ютс частные вектора настроек вход щих УЛМ, т.е.ULM 3 ,, .0., 3 form the so-called multifunctional computing environment (MFVS) with a large number of configuration inputs Cc tp2-. The IPMF is controlled by a tuning vector, the components of which are the partial vectors of the settings of the incoming SIDs, i.e.
(и,, и (and, and
гg
Urn).Urn).
5 five
00
5five
5 0 50
где и, (U;,, и;а, .-., ) - вектор Настройки i-ro (i 1, m) УЛМ 3.where and, (U; ,, and; a, .-.,) is the Settings vector i-ro (i 1, m) of ULM 3.
Каждой j-й (i 1, L) воспроизво- димой системе логических функций f , j (х;, х), j 1, m будет соответствовать определенный вектор Следовательно, дл любого S-ro (S 1, Кц) настроечного входа МФВС существует кортеж управлени Vg (Vgi, Vgi, ...f VgL), компоненты которого совпадают со значением сигналов настройки на данном входе при последовательной реализации устройством всех L систем логических функщ й.Each j-th (i 1, L) reproducible system of logical functions f, j (x ;, x), j 1, m will correspond to a certain vector. Therefore, for any S-ro (S 1, Cc) tuning input MFVS there is a control tuple Vg (Vgi, Vgi, ... f VgL), the components of which coincide with the value of the tuning signals at this input when the device implements all L systems of logical functions in a sequential manner.
S S
00
Так как Because
1, Кц9 j1, kts9 j
1, L, то число различных кортежей управлени не превышает величины К 2 о Кортежи V, S 1, К, формируютс с помощью дешифратора 1 функции и элементов НЕ 6,, о.., 6., ИЛИ 7, .0., 7р, ШШ-НЕ 8,, ..., 8. следуншшм образом. 1, L, then the number of different control tuples does not exceed the value of K 2 o The tuples V, S 1, K, are formed using the decoder 1 function and the elements NOT 6 ,, о .., 6., OR 7, .0., 7р , SHSh-NOT 8 ,, ..., 8. in the following way.
На входы депюфратора 1 функции поступает К-разр дный двоичный код номера j(j 1, L) реализуемой системы логических функций. Поэтому сигнал логической 1 будет только на его J-M выходе (на остальных выходах присутствует сигнал логичес- кого О)о В этой св зи кортеж Vg, S 1, Кц может быть сформирован на выходе элемента ИЛИ, входа которого соедин ютс с выходами дешифратора из услови V,To the inputs of the deputirator 1 of the function, the K-bit binary code of the number j (j 1, L) of the implemented system of logical functions is supplied. Therefore, a logical 1 signal will only be at its JM output (at the remaining outputs there is a logical O signal). In this connection, a tuple Vg, S 1, Cr can be formed at the output of the OR element, whose inputs are connected to the outputs of the decoder V,
S1S1
i; j 1, L.i; j 1, L.
Если кортеж Vg содержит только .один компоиент, равный логической 1, то кортеж формируетс на J-M вькоде дешифратора 1 функции, который непосредственно соедин етс с соответствующими настроечнь и входами МФВС.If the Vg tuple contains only .one component, equal to logical 1, then the tuple is formed on the J-M code of the decoder 1 function, which is directly connected to the corresponding tunings and inputs of the MIFS.
Кроме того, кортеж V может быть сформирован и на выходе элемента ШШ-НЕ, входы которого соедин ютс с j-ми выходами Де1вифратора 1. функЩШоIn addition, a tuple V can also be formed at the output of a WL-NOT element, the inputs of which are connected to the j-th outputs of the Flip-flop 1. Functional
Если Vg содержит только один компонент , равный логическому О, то кортеж формируетс на вьосоде элемента НЕ, вход которого соедин етс с J-M выходом дешифратора 1, Выход элемента НЕ также соедин емс с соответствующими настроечными входами МФВС.If Vg contains only one component equal to the logical O, then the tuple is formed on the video of the NOT element whose input is connected to the J-M output of the decoder 1. The element output is also NOT connected to the corresponding tuning ports of the IFS.
С целью уменьшени аппаратурньк затрат кортежи управлени Vg(S 1,In order to reduce hardware costs, the tuples of control Vg (S 1,
L г L g
содержащие не более ly { единичт и );containing no more than ly (one and);
не более ных компонент 1; j no more than component 1; j
5J 5J
1, L, целесообразно формировать с помощью элементов ИЛИ и, наоборот, если в кортежах Vg нулевьк компонент-Меньше единичных компонент, кортежи целесооб разно формировать с помощью элементов ИЛИ-НЕ„1, L, it is advisable to form with the help of the elements OR, and vice versa, if in the tuples of Vg there are zero components-Less than single components, the tuples are expediently formed using the elements OR-NOT "
Кроме того, возможны также два кортежа управлени , все компоненты которых равны логичесмой либо все компоненты равны логическому О, Эти кортежи формируютс с помощью соответственно генераторов логической 1 и логического О (не показаны).In addition, two control tuples are also possible, all components of which are equal to logical or all components are equal to logical O, These tuples are formed using respectively logical 1 generators and logical O (not shown).
Таким образом, из общего числа возможных 2L кортежей управлени два кортежа представл ют собой константы О и 1, L кортежей формируютс непосредственно на выходах деиифрато- ра 1 функ1щи, L кортежей формируютс с помощью элементов НЕ, а оставшиес 2L - 2 кортежей формируютс элементами ИЛИ/ИПИ-НЕ, число входов к6Thus, out of the total number of possible 2L control tuples, the two tuples are the constants O and 1, L of the tuples are formed directly at the outputs of the deifrater 1 function, L tuples are formed with the help of the elements NOT, and the remaining 2L - 2 tuples are formed by the elements OR / IPI-NOT, the number of inputs k6
торых не превышает величиныthe second does not exceed the value
IL IL
Конкретньй состав шифратора 2 настроек (элементов НЕ, ШШ, ИЛИ-НЕ) зависит от вида реализуемых систем логических функцийоThe specific composition of the encoder 2 settings (elements NOT, SHS, OR-NOT) depends on the type of implemented systems logical functions
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864167560A SU1441382A1 (en) | 1986-12-26 | 1986-12-26 | Device for computing systems of logical functions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864167560A SU1441382A1 (en) | 1986-12-26 | 1986-12-26 | Device for computing systems of logical functions |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1441382A1 true SU1441382A1 (en) | 1988-11-30 |
Family
ID=21275243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864167560A SU1441382A1 (en) | 1986-12-26 | 1986-12-26 | Device for computing systems of logical functions |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1441382A1 (en) |
-
1986
- 1986-12-26 SU SU864167560A patent/SU1441382A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1119004, кло G 06 F 7/00, 1983. Авторское свидетельство СССР 8 1264160, кл. G 06 F 7/00, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5072379A (en) | Network of dedicated processors for finding lowest-cost map path | |
SU1441382A1 (en) | Device for computing systems of logical functions | |
SU1509863A1 (en) | Device for computing logical function systems | |
SU1552172A1 (en) | Device for hunting numbers in given range | |
SU1156059A1 (en) | Polyfunctional logic module | |
SU1765818A1 (en) | Symmetric boolean function computer | |
SU1684790A1 (en) | Logic device module | |
SU883894A1 (en) | Multi-functional logic module | |
SU1277086A1 (en) | Polyfunctional module | |
SU1282113A1 (en) | Universal logic module | |
SU1277085A1 (en) | Polyfunctional logic module | |
SU1667055A1 (en) | Device for modulo m multiplication | |
SU1559337A1 (en) | Device for computing symmetric boolean functions | |
SU1254466A1 (en) | Device for comparing two n-bit binary numbers | |
SU1683001A1 (en) | Symmetrical boolean functions evaluator | |
SU855654A1 (en) | Controlled arithmetic module | |
SU699523A1 (en) | Interruption device | |
SU686146A1 (en) | Multifunction logic element | |
SU1100618A1 (en) | Polyfunctional device | |
SU1383341A1 (en) | Device for modulo m sub "i"(m sub "i" equals 1,n) addition and subtraction of numbers | |
SU1441483A1 (en) | Device for encoding information | |
SU1392555A1 (en) | Multifunction logical module | |
SU1487023A1 (en) | General purpose logic module | |
SU1674105A1 (en) | Multifunctional logical module | |
SU1660193A1 (en) | Block synchronizer |