SU1439582A1 - Device for dividing a variable by integer - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в различных системах дл  вычислени  элементарных функций. Целью изобретени   вл етс  повьшение быстродействи  устройства Дл  этого устройство дл  делени  переменной на целое число, содержащее сумматор-вы- читатель 3, регистр 4, триггер 5, сдвиговые регистры 6, 10, имеет новую организацию св зейо 1 илThe invention relates to computing and can be used in various systems for computing elementary functions. The aim of the invention is to improve the speed of the device. For this purpose, the device for dividing a variable by an integer containing adder-subtractor 3, register 4, trigger 5, shift registers 6, 10 has a new connection link 1 or

Description

33

1one

(О(ABOUT

(Л(L

гg

Ль// лAl // l

1one

Изобретение относитс  к вычислительной технике и может быть использовано в различных системах дл  вычислени  элементарных функгщй.The invention relates to computing and can be used in various systems for computing elementary functions.

Целью изобретени   вл етс  повышение быстродействи  оThe aim of the invention is to improve the speed of

На гтертехе представлена схема устройства дл  делени  переменной на цапое число оOn the gortech, there is a diagram of a device for dividing a variable by a number

Устройство содержит вход 1 числа устройства, вход 2 начальной установки устройства5 сумматор-вычитатель S регистр 4, триггер 5, первьй сдвиго- вьш регистр бр тактовый вход 7 устройства , вход 8 знака переменной устройства j вьк.од 9 устройства,, второй сдвиговьм регистр 10 и вход 11 модул  переменной устройства.The device contains the input 1 of the device number, the input 2 of the initial installation of the device 5 adder-subtractor S register 4, flip-flop 5, the first shift register b the clock input 7 of the device, the input 8 characters of the variable device j all the device 9, the second shift register 10 and input 11 is a variable device module.

Устройство работает следующим об- разоМсThe device operates as follows.

На вход 1 устройства подаетс  значение числа Кэ значение модул  переменной X с входа 11 устройства записываетс  в регистр 10, Триггер 5 устанавливаетс  в единичное cocTOHirnie сигнагЕо.м с входа 2 устройства. Так как К всегда положительно, то знак результата совпадает со знаком X, Результат формируетс  в виде модул  числаэ а знак X заноситс  в регистр однозременно с записью значагцих в регистр I Oo Деление начинаетс  с подачей тактовых импульсов, кольтаес во которых равно количеству еш-)х разр дов частного., на вход 7 устройства оAt the input 1 of the device, the value of the number Ke is supplied. The value of the module variable X from the input 11 of the device is written to the register 10, Trigger 5 is set to a single cocTOHirnie signal from the input 2 of the device. Since K is always positive, the sign of the result coincides with the sign of X, the Result is formed as a unit of number and the sign of X is entered into the register simultaneously with the entry of the signs in the register I Oo The division begins with the delivery of clock pulses, which are equal to the number of e-) x private bits., to the input 7 of the device

Дл  удобства дальнейша  работа иоштюстрируетс  примером делени  X -OoHOIOI (.1с110101) на 5(0101)., Сумматор-вычитатель 3 принципиально молсет иметь произвольное число разр дов Го В рассматриваемом устройстве г 9 гшюс два знаковых разр да (всего 11 разр дов);For convenience, further work is illustrated by an example of dividing X -OoHOIOI (.1с110101) by 5 (0101)., Totalizer-subtractor 3 is basically molset to have an arbitrary number of bits of Gu In the device under consideration is 9 symbolic bits (11 bits in total);

Ргсб 00000Rgsb 00000

,6 0000010, 6 0000010

,6 0000100, 6 0000100

11 1111110011 11111100

3 т3 t

00 0000010100 00000101

00 00000001 Рг.6 000100100 00000001 Pr.6 0001001

4 т4 t

00 00000011 00 00000101 11 11111110 Рг.6 001001000 00000011 00 00000101 11 11111110 Pr.6 0010010

11 11111100 00 00000101 00 0000000111 11111100 00 00000101 00 00000001

Рг„6 0100101Pr „6 0100101

шsh

00 0000001100 00000011

00 00000101 V00 00000101 V

11 11111110 Ргоб 100101011 11111110 Probe 1001010

Таким образом, результат У .1 „001010 -ОоООЮЮоThus, the result of .1 „001010 -OOOOOOUO

хx

5five

Claims (1)

Формула изобретени Invention Formula . Устройство дл  делени  переменной на целое число, содержащее сумматор- вычитатель;, регистр, первьй и второй сдвиговые регистры, триггер, причем выход регистра соединен с входами разр дов, кроме младшего, первого информационного входа сумматора-вы™. A device for dividing a variable by an integer containing a totalizer-subtractor ;, register, first and second shift registers, a trigger; the output of the register is connected to the inputs of bits, except the younger one, of the first information input of the adder ™ 00 5five 00 5five 00 5five разр да которых соединен с информационным входом триггера, вход установки в 1 которого соединен с входом начальной установки устройства, тактовый вход которого соединен с входом разрешени  приема триггера, с входа ш разрешени  сдвига первого и второго сдвиговых регистров, выход первого сдвигового регистра  вл етс  выходом устройства, вход модул  переменной устройства соединен с информационным входом второго сдвигового регистра, отличающеес  тем, что, с целью повышени  быстродействи , вход знака переменной устройства соединен с установочным входом первого сдвигового регистра, ин- формационньй вход которого соединен с информа.ционным входом триггера,, пр мой и инверсный выходы которого соединены соответственно с входами разрешени  вычитани  и сложени  суммато- ра-вычитате:: Я, второй информационньй вход которого соединен с входом числа устройства, выходы значалщх разр дов сумматора-вычит.ател  соединены со сдвигом на один разр д в сторону старших разр дов с входами разр дов регистра , выход второго сдвигового регистра соединен с входом младшего разр да первого информационного входа сумматора-вычитател оthe bits of which are connected to the information input of the trigger, the installation input 1 of which is connected to the input of the initial setup of the device, the clock input of which is connected to the input of the trigger reception enable, from the shift enable input of the first and second shift registers, the output of the first shift register is the output of the device The input of the device variable module is connected to the information input of the second shift register, characterized in that, in order to improve speed, the input sign of the device variable is connected to the mouth By setting the input of the first shift register, the information input of which is connected to the information input of the trigger, the direct and inverse outputs of which are connected respectively to the inputs of the subtraction and addition resolution of the totalizer-read: I, the second information input of which is connected to the input the device numbers, the outputs of the bits of the adder-subtractor are connected with a shift by one bit towards the higher bits with the inputs of the register bits, the output of the second shift register is connected to the input of the least significant bit of the first information input of the adder-subtractor