SU1438007A2 - Преобразователь последовательного кода в параллельный - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, может быть использовано дл  преобразовани  последовательного бипол рного кода в параллельный и  вл етс  усовершенствованием изобретени  по авт.св. № 1231613. .Цель изобретени  - расширение области применени  преобразовател  путем обеспечени  возможности съема информации , начина  с заранее определенного слова - достигаетс  введением новых блоков и соответствующих функциональных св зей между ними. 2 ил.

Description

4

00

00

о

Изобретение отнсситс  к вычислительной технике, может быть использовано дл  преобразовани  последовательного бипол рного кода в па:ра - лельный и  вл етс  усоверв енствова- кием изобретени  по авт«св,№ 1 23 61 3,, Цель изобретени  - расвжрение области применени  преобразовател  путем обеспечени  возможности съема информации, начина  с заранее определенного слова.

: На фиг,1 представлена бл-ок схема (/ преобразовател  последовательного ко- да в параллельный; на фиг.2 - диаг- ; раммы, по сн ющие его работу,

Преобразователь последовательного кода в параллельный (фигв) содержит блок 1,1 преобразовани  и сопр жени  управл емый генератор 1, мультиплек- со р 2, регистр 3 сдвига, блок 4 конт рол  нечетности, выходной регистр 5, |сонтроллер 6, К каналов 7 преобразовани , каждый из которых включает инвертор 8, элементы НЕ 9 и 10, триггеры 11-16, формирователи 17-20 импульсов, элементы ШШ 21-27, элементы И 28-33 j счетчики 34-35;, регистры 36-38, блок 39 оперативной пам ти, блок 40 сравне ВИЯ, элемент 41 задержки.

Преобразователь работает следую- 1дим образом,,

После включени  питани  в контроллере 6 вырабатываетс  сигнал Сброс (фига2а),, который приводит в исходное состо ние все К каналов, в том числе регистр 37; сдвига, триггеры 15 и 16 в каждом из К каналов 5, запира  элементы И 32 и 33.

По команде Пуск , поступающей от элемента ИЛИ 22 (фига2в),, триггер 16 перебрасьшаетс  и открывает элемент И 33, Независимо от команды Пуск . поступают тактовые импульсы (фиг,26) на элементы И 32 и сигнал Пауза на триггер 15б По .приходу первой паузы. Триггер 15 открывает элемент И 32 и тактовые импульсы поступают на сдвиговый регистр 37 синхронно с информацией ,, После прихода восьмого им- пульса сдвиговый регистр 37 вырабатывает сигнал строб (фиг,2д)5 который поступает на элемент И 33 а также . через элемент ИЛИ 27 и элемент 4If- задержки на вход Сброс сдвигового регистра 37., Предварительно до команды Пуск в регистр 38 адреса был занесен требуемый адрес словад с которого надо приш1мать информацию в

0 5 0

-

Q п

5

преобразователь. Этот адрес сравниваетс  в блоке 40 сравнени 4. Блок 40 сравнени  имеет два выхода: выход V О и выход Если после прохождени  восьш импульсов срабатывает сигнал (фиг.2е}, то сигнал Строб проходит через элемент И 33 и обнул ет счетчик 34 адреса через элемент ИГМ 26. Если вырабатываетс  сигнал 0, то сигнал Строб не проходит через элемент И 33, а триггер 16 сбрасываетс  и блокирует элемент PI 33 дл  дальнейшего прохождени  импульсов Строб до прихода нового сигнала Пуск,

Таким образом наход т н, жное сло- Е .о информащ и,   канал будет принимать информацию аналогично описанному дл  известного устройства

Claims (1)

1. Формула изобретени 

   Преобразователь последовательного в параллельный по авт.ев, .. № о тл и ч а ющи и с   тем, что5 с целью расширени  области применени  преобразовател  путем обеспечени  возможности считывани  инфор- мации, начина  с заранее определенного слова, в каждый из К каналов преоб разовани  введены п тый и шестой элементы И, п тый и шестой триггеры, регистр сдвига, блок сравнени , чет- вер-пзш формирователь импульсов, седьмой элемент ИЛИ, элемент задержки и регистр адреса, информационный и ттравл ющий входы которого подключены соответственно к восьмому и дев тому входам канала преобразовани , выход подключен к первому входу блока сравнени , выход п того триггера соединен с первым входом п того элемента Из выход которого соединен с первым входом регистра сдвига, первый выход которого с вторым входом блока сравнени ., выход которо-. го соедикен с первыми входами шестого триггера и шестого элемента И, выход которого подключен к третьему, входу п того элемента HJMj вькод седьмого элемента ИЛИ через элемент задержки соединен с зто- рьм входом регистра сдвига, второй выход которого соединен с первыг- входом седьмого элемента ИЛИ и третьим входом шестого элемента К, вторые входы седьмого эле мента 1ШИ. и шестого триггера объединены с входом чет . 1438007

   вертого формировател  импульсов и импульсов, третьи входы седьмого подключены к четвертому входу канала, триггера, регистра сдвига и .второй выход четвертого формировател  импуль- вход п того элемента И подключены сов соединен с первым входом п того .1 соответственно к выходам второго триггера, второй вход которого подклю- элемента ИЛИ, первого триггера, перчен к выходу первого формировател 

   вого элемента ИЛИ.

   вого элемента ИЛИ.