SU1432611A1 - Memory with error correction - Google Patents
Memory with error correction Download PDFInfo
- Publication number
- SU1432611A1 SU1432611A1 SU864118194A SU4118194A SU1432611A1 SU 1432611 A1 SU1432611 A1 SU 1432611A1 SU 864118194 A SU864118194 A SU 864118194A SU 4118194 A SU4118194 A SU 4118194A SU 1432611 A1 SU1432611 A1 SU 1432611A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- information
- input
- block
- inputs
- outputs
- Prior art date
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в качестве устройства пам ти повышенной надежности. Цель изобретени - повышение быстродействи и надежности устройства. Устройство содержит блок 1 пам ти, блок 2 кодировани , регистр 3 числа, корректор 4 информации, мультиплексор 5, синхронизатор 6, блок 8 управлени коррекцией и формирователь 9 сигнала ошибки, В устройстве исключена потер времени на коррекцию информации при правильном считывании, а также имеетс возможность доступа при контроле к дополнительной корректирующей информации. 3 ил. СЛThe invention relates to computing and can be used as a memory device of increased reliability. The purpose of the invention is to increase the speed and reliability of the device. The device contains a memory block 1, a coding block 2, a register 3 numbers, an information corrector 4, a multiplexer 5, a synchronizer 6, a correction control block 8, and an error signal generator 9, the device eliminates loss of time for correcting information when read correctly, and also has the ability to access control for additional corrective information. 3 il. SL
Description
Изобретение относитс к вычислительной технике и может быть использовано в качестве устройства повышенной надежности.The invention relates to computing and can be used as a device of increased reliability.
Цель изобретени - повышение быстродействи и надежности устройства.The purpose of the invention is to increase the speed and reliability of the device.
На фиг. 1 изображена структурна схема запоминающего устройства с коррекцией ошибок; на фиг. 2 - структур на схема формировател сигнала ошибки; на фиг. 3 - структурна схема блока управлени коррекцией.FIG. 1 shows a block diagram of a memory device with error correction; in fig. 2 - structures on the circuit of the error signal generator; in fig. 3 is a block diagram of a correction control unit.
Устройство содержит (фиг.1) блок 1 пам ти, блок 2 кодировани , регист 3 числа, корректор 4 информации, мультиплексор 5, синхронизатор 6, состо ний из блока 7( задержки и блока 1 согласовани , блок 8 управлени коррекцией и формирователь 9 сигна- .ла ошибки.The device contains (Fig. 1) memory block 1, coding block 2, register 3 numbers, information corrector 4, multiplexer 5, synchronizer 6, states from block 7 (delays and matching block 1, correction control block 8, and shaper 9 signal - a lot of mistakes.
Формирователь 9 содержит (фиг.2) элементы И-НЕ 10 и 11.The shaper 9 contains (figure 2) elements AND NOT 10 and 11.
Блок 8 управлени коррекцией содержит (фиг.З) элемент НЕ 12, эле- менты И 13 и 14, элемент И-НЕ 15 и элемент ИЛИ-НЕ 16.Correction control unit 8 contains (FIG. 3) an element NOT 12, elements AND 13 and 14, an element AND 15 and an element OR 16.
Устройство работает следующим образом.The device works as follows.
В режиме записи на адресные вхо- ды блока 1 поступает адрес чейки пам ти, по которому производитс запись кода числа, поступающего наIn the recording mode, the address of the memory cell, which is used to record the code of the number arriving at
информационные входы блока 1 и на входы блока 2. Блок 2 вырабатывает дополнительные, в соответствии с выбранным кодом коррекции, разр ды числа (корректирующий код) и подает их на контрольные входы блока 1. На вход выборки блока 1 поступает управ л ющий сигнал с выхода блока 6„information inputs of block 1 and the inputs of block 2. Block 2 generates additional digits of the number (correction code) in accordance with the selected correction code (correction code) and supplies them to the control inputs of block 1. To the input of the sample of block 1, a control signal is output from the output block 6 „
В режиме считывани считанный из блока 1 код числа и корректирующи код занос тс в регистр 3. С регист- ра 3 код числа поступает на входы корректора 4. В результат е анализа поступившей из регистра 3 информации корректор 4 может откорректировать информацию о наличии ошибки,-При отсутствии ошибки коррекци информации заблокирована и Информаци формируетс на выходах корректора 4 независимо от анализа возможного отказа , причем раньше, чем в случае наличи ошибки.In read mode, the number code read from block 1 and the correcting code are entered into register 3. From register 3, the number code goes to the inputs of the corrector 4. As a result of the analysis of the information received from register 3, the corrector 4 can correct information about the presence of an error, In the absence of an error, the correction of information is blocked and Information is formed at the outputs of corrector 4, regardless of the analysis of a possible failure, and earlier than in the event of an error.
С выходов корректора 4 информаци подаетс на входы мультиплексора , на другие входы которого поступаетFrom the outputs of the corrector 4, information is fed to the inputs of the multiplexer, to the other inputs of which is fed
ю Yu
5 0 50
5 five
О ABOUT
д d
5 Q 5 Q
5five
корректирующий код с выходов регистра 3,correction code from the outputs of register 3,
Вместе с установившейс на выходе мультиплексора 5 выходной информацией на выход Готовность информации устройства должен быть подан сигнал сопровождени , врем поступлени торого определ ет врем выборки устройства , т.е. быстродействие. Этот сигнал сопровожд,ени при наличии коррекции и при ее отсутствии вырабатываетс в разное врем , т.е. при отсутствии ошибки в устройстве сигнал сопровождени вырабатываетс раньше, чем при необходимости коррекции.Together with output information established at the output of multiplexer 5, the output of the device information must be accompanied by a tracking signal, the arrival time of the second determines the sampling time of the device, i.e. speed. This signal, accompanied by the presence and absence of correction, is produced at different times, i.e. in the absence of an error in the device, the tracking signal is generated earlier than when correction is necessary.
В случае отсутстви ошибки в считанной информации на вход элемента И-НЕ 15 блока 8 поступает управл ющий потенциал с выхода корректора 4. На другой вход элемента.И-НЕ 15 при работе в режиме коррекции, с управл ющего входа устройства поступает управл ющий потенциал на коррекцию. В результате на элемент НЕ 12 поступает высокий потенциал, который блокирует коррекцию информации, подава на вход корректора 4 низкий потенциал . В этом случае при содит разрешающий потенциал на вход первого элемента И 13, на другой вход которого приходит сигнал с синхронизатора 6. Сигнал с выхода элемента И 13 поступает на вход элемента ИЛИ-НЕ 16 и далее на выход устройства. Этот сигнал служит сигналом сопровождени считанной информации.If there is no error in the read information, the input potential of the AND-15 unit of block 8 is fed to the control potential from the output of the equalizer 4. To the other input of the element. AND-NOT 15 when operating in the correction mode, the control potential to the input correction. As a result, a high potential arrives at the element NOT 12, which blocks the correction of information by supplying a low potential to the input of the corrector 4. In this case, when sodit resolving potential at the input of the first element And 13, to another input of which comes a signal from the synchronizer 6. The signal from the output of the element And 13 enters the input of the element OR NOT 16 and further to the output of the device. This signal serves as a signal to accompany the read information.
При наличии ошибки, т.е. при необходимости коррекции, управл ющий потенциал с выхода корректора 4 поступает на элемент И-НЕ 15. За счет этого сигнал сопровождени от синхронизатора 6 проходит на выход устройства через элемент И 14 и элемент ИЛИ-НЕ 16 с некоторой задержкой, котора наперед задана и определ ет- с необходимым временем на коррекцию.If there is an error, i.e. if correction is necessary, the control potential from the output of the corrector 4 is supplied to the AND-NOT 15 element. Due to this, the tracking signal from the synchronizer 6 passes to the output of the device through the AND 14 element and the OR-NOT 16 element with some delay, which is predetermined and determined e- with the necessary time for correction.
С целью сохранени способности наружени двойных ошибок формирование признака неисправности в устрой- стве организовано следующим образом. На входы элемента И-НЕ 10 с выходов корректора 4 подаетс синдром коррекции в обратном коде. При отсутствии ошибки в считанной информации с выхода элемента И-НЕ 10 на вход элемента И-НЕ 11 поступает запрещающий, а при наличии одиночной или двойной ошибки - разрешающий потенциал. ЕслиIn order to preserve the ability to expose double errors, the formation of a symptom of a malfunction in the device is organized as follows. The inputs of the element AND-NOT 10 from the outputs of the corrector 4 are fed with the correction syndrome in the reverse code. In the absence of an error in the read information from the output of the element AND-NOT 10, the permitting potential enters the input of the element AND-NE 11, and in the presence of a single or double error, the resolving potential. If a
при этом на вход второго элемента И-НЕ 11 с выхода корректора 4 поступает сигнал, с выхода элемента И-НЕ 11 на выход устройства вьщаетс сигнал Наличие ошибки - признак неисправности .In this case, a signal is sent to the input of the second element IS-NOT 11 from the output of the corrector 4, and from the output of the element IS-NOT 11 the signal is output to the device. The presence of an error is a sign of a malfunction.
Дл обеспечени диагностики и повышени надежности в устройстве обеспечиваетс доступ к дополнительной корректирующей информации, хранимой в блоке 1, без использовани дополнительных выходных св зей. Дл этого с управл ющего входа устройства поступает сигнал блокировки вьодачи информации на мультиплексор 5,. по которому блокируетс выдача основной информации из мультиплексора 5 и разрешаетс вьщача корректирующего кода поступающего на входы мультиплексора 5 с выходов регистра 3.To provide diagnostics and increase reliability, the device provides access to additional correction information stored in block 1 without using additional output links. For this, a signal to block information input to multiplexer 5 comes from the control input of the device. by which the output of the main information from multiplexer 5 is blocked and the correction code of the incoming to the inputs of multiplexer 5 from the outputs of register 3 is allowed.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864118194A SU1432611A1 (en) | 1986-09-10 | 1986-09-10 | Memory with error correction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864118194A SU1432611A1 (en) | 1986-09-10 | 1986-09-10 | Memory with error correction |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1432611A1 true SU1432611A1 (en) | 1988-10-23 |
Family
ID=21256822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864118194A SU1432611A1 (en) | 1986-09-10 | 1986-09-10 | Memory with error correction |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1432611A1 (en) |
-
1986
- 1986-09-10 SU SU864118194A patent/SU1432611A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 987679, кл, G 11 С 11/40, 1980. Авторское свидетельство СССР № 1014042, кл. G 11 С 29/00, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1432611A1 (en) | Memory with error correction | |
US4949343A (en) | Error detecting circuit for a decoder | |
SU1317487A1 (en) | Storage with error correction in failed bits | |
SU736105A1 (en) | Device for interfacing arrangement | |
SU970480A1 (en) | Self-checking memory device | |
SU1624535A1 (en) | Memory unit with monitoring | |
SU1619330A1 (en) | Device for monitoring operatorъs performance | |
SU645208A1 (en) | Self-checking storage | |
RU1805481C (en) | Device for identification of codegrams and messages | |
SU1730630A2 (en) | Device for interfacing source and receiver of information | |
SU1332381A1 (en) | Shift register with a self-check | |
SU1483494A2 (en) | Memory with error detection | |
SU1298800A1 (en) | Storage | |
SU1239721A1 (en) | Device for correcting two errors in code combination with self-check in system for monitoring and transmission of information | |
SU1257709A1 (en) | Storage with error detection and correction | |
SU1550561A1 (en) | Device for collecting and registration of data | |
SU1550626A1 (en) | Code correction device | |
SU951407A1 (en) | Device for checking memory error correcting units | |
SU1249590A1 (en) | Storage with self-checking | |
SU1396160A1 (en) | Storage with self-check testing | |
SU1587600A2 (en) | Dynamic memory with error corrections | |
SU1267415A1 (en) | Microprogram control device | |
SU1425787A1 (en) | Storage with error detection | |
SU1381605A1 (en) | Memory device with error correction | |
SU1302327A1 (en) | Storage with modulo error correction |