SU1432526A1 - Устройство дл последовательной передачи цифровой информации - Google Patents

Устройство дл последовательной передачи цифровой информации Download PDF

Info

Publication number
SU1432526A1
SU1432526A1 SU874192541A SU4192541A SU1432526A1 SU 1432526 A1 SU1432526 A1 SU 1432526A1 SU 874192541 A SU874192541 A SU 874192541A SU 4192541 A SU4192541 A SU 4192541A SU 1432526 A1 SU1432526 A1 SU 1432526A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
outputs
inputs
register
Prior art date
Application number
SU874192541A
Other languages
English (en)
Inventor
Александр Викторович Беднов
Наталия Сергеевна Козлова
Николай Васильевич Малютин
Original Assignee
Предприятие П/Я Г-4677
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4677 filed Critical Предприятие П/Я Г-4677
Priority to SU874192541A priority Critical patent/SU1432526A1/ru
Application granted granted Critical
Publication of SU1432526A1 publication Critical patent/SU1432526A1/ru

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к электросв зи и может быть использовано дл  передачи цифровых сигналов. Цель изобретени  - упрощение устройства. Устройство дл  последовательной передачи цифровой информации содержит регистры 1-3, коммутатор 4, генераторы 5,6 тактовых импульсов, ключи 7,8, сумматоры 9,10 по модулю два, преобразователь 11 напр жени , усилители 12, 13, элемент ИЛИ 14, триггеры 15, 16, элемент И-НЕ 17, счетчик 18, элементы И 19. 2 ил.

Description

ФигЛ
Изобретение относитс  к электросв зи и может быть использовано дл  п;ередачи цифровых сигналов.
Цель изобретени  - упрощение устройства .
На фиг. 1 изображена функциональна  схема устройства дл  последовательной передачи цифровой информации; на фиг. 2 - временные диаграммы рабо- itbi устройства.
I Устройство дл  последовательной гередачи цифровой информации (фиг.1) содержит регистры 1-3, коммутатор 4, генераторы 5 и 6 тактовых импульсов, 4лючи 7 и 8, сумматоры 9 и 10 по мо- ,yлю два, преобразователь 11 напр - й:ени , усилители 12 и 13, элемент I JIH 14, триггеры 15 и. 16, элемент И-НЕ 17, счетчик 18, элементы И 19.
Устройство работает следующим об- азом.
В исходном состо нии информаци  написана в регистр 3. Первый и второй сумматоры 9 и 10 по модулю два, пер- ньй и второй генераторы 5 и 6 такто- иых импульсов, первый и второй триг- 7вры 15 и 16, регистры 2 и счетчик ||8 установлены в нулевое состо ние.
10
15
I
14325262
второго триггеров 15 и 16, сигнал разрешени  выхода первого сумматора 10 по модулю два в конце передачи п- разр дов слова, сопровождаемого контрольным (п+1)-м разр дом. Аналогично работает генератор 5 тактовых импульсов . Второй сумматор 9 по модули два вьщает результат сложени  в коммутатор 4 по окончании передачи всего п-разр дного слова, так что по линии проходит п+1 парафазных сигналов . .
Условием нормальной передачи  вл етс  установка в состо ние 1 первого и второго триггеров 15 и 16 и отсутстви  сигнала 1 на выходе элемента И-НЕ 17.
При передаче п-разр дного слова возможны следующие ситуации.
Передача каждого разр да в норме и в регистре 2 отсутствует сигнал 1 в каком-либо разр де, а состо ние счетчика .
Если при передаче какого-либо разр да возникает неопределенность, т. е. нет одной из фаз передачи сигнала и в состо ние 1 переходит только один из триггеров i5 и 16, то в этом
15
Работа устройства начинаетс  с ус-JQ случае в соответствун дем разр де ре35
1гановки на входе генератора 5 сигнала . При Э.ТОМ последовательно на выходе регистра 3 устанавливаетс  «формаци  1 (0), на выходе коммутатора 4 формируетс  последовательность импульсов так, что если передаетс  1, то на входе первого ключа 7 бу- чет последовательность 1, О, а на входе второго ключа 8-0, 1. При передаче сигнала О последовательность дд сигналов помен етс  местами. При этом на выходе преобразовател  11 Сформируютс  закономерные сигналы :(фиг. 2.6 и 2.7), а на выходе усили- : талей 12 и 13 устанавливаетс  сигнал 1 в очередности соответственно пере даваемой информации (фиг-. 2,8 и 2.9). При по влении сигнала 1 на выходе любого усилител  12 и 13 сигнал 1 на выходе элемента ИЛИ 14 запускает генератор 6 тактовых импульсов, который разрешает запись в регистр 1 информации выхода первого триггера 15, а также запись в регистр 2 и счетчик 18 информации о качестве приема информации с выхода элемента Н-НЕ 17. Генератор 6 тактовых импульсов выраба- тьшает также сигналы потактной уста- новки в исходное состо ние первого и
гистра 2 записьшаетс  Г , а в счет11 II
tl -I IT
45
50
чик 18 прибавл етс  1. В регистр 1 в соответствун цем разр де записываетс  информаци  о состо нии первого триггера 15 в момент по влени  сигнала на выходе элемента ИЛИ 14.
По окончании приема слова сумматор 10 по модулю два вьфабатывает сигнал 1, если результат сложени  не совпадает с информацией (п+1)-го разр да. В этом случае на выходе соответствующего элемента И 19 сбойного разр да устанавливаетс  сигнал 1, который переводит триггер этого разр да регистра 1 в инверсное состо ние .
По состо нию счетчика 18 можно судить о количестве сбоев при передаче п-разр дного слова. При приеме информации (п+1)-го разр да со сбоем выход сумматора 10 по модулю два мож- но не разрешать.

Claims (1)

  1. Формула изобретени 
    Устройство дл  последовательной передачи цифровой информации, содержа щее первый генератор тактовых импульслучае в соответствун дем разр де ре
    гистра 2 записьшаетс  Г , а в счет11 II
    tl -I IT
    чик 18 прибавл етс  1. В регистр 1 в соответствун цем разр де записываетс  информаци  о состо нии первого триггера 15 в момент по влени  сигнала на выходе элемента ИЛИ 14.
    По окончании приема слова сумматор 10 по модулю два вьфабатывает сигнал 1, если результат сложени  не совпадает с информацией (п+1)-го разр да. В этом случае на выходе соответствующего элемента И 19 сбойного разр да устанавливаетс  сигнал 1, который переводит триггер этого разр да регистра 1 в инверсное состо ние .
    По состо нию счетчика 18 можно судить о количестве сбоев при передаче п-разр дного слова. При приеме информации (п+1)-го разр да со сбоем выход сумматора 10 по модулю два мож- но не разрешать.
    Формула изобретени 
    Устройство дл  последовательной передачи цифровой информации, содержащее первый генератор тактовых импульсов , первьй выход которого соединен с первым входом коммутатора, первый
    и второй выходы которого соединены с
    первыми входами соответственно первого и второго ключей, выходы которых соединены с соответствующими входами преобразовател  напр жени , выходы которого соединены с входами первого и второго усилителей соответственно, выходы которых соединены с первыми входами соответствующих тригг-еров, выходы -которых соединены с соответ- ствук цими входами элемента И-НЕ, первый и второй сумматоры по модулю два выходы которых соединены с объединенными первыми входами элементов И и первым входом коммутатора соответственно , отличающеес  тем, что, с целью упрощени  устройства, в него введены регистры, счетчик, второй генератор тактовых импульсов, первый вход которого  вл етс  входом установки устройства, первьш выход второго генератора тактовых импульсо соединен с первым входом первого регистра , второй вход которого объединен с первым входом первого сумматора по модулю два и подключен к выходу первого триггера, второй, третий и четвертый выходы второго генератора тактовых импульсов соединены соответственно с объединенными первьми входами второго регистра и счетчика, вторым входом первого сумматора по
    модулю два и объединенными вторыми входами первого и второго триггеров, вторые входы второго регистра и счетчика объединены и подключены к выходу элемента И-НЕ, второй выход первого генератора тактовых импульсов соединены с первым входом третьего регистра , выход которого подключен к второму входу коммутатора и первому входу второго сумматора по модулю два, третий и четвертый выходы первого генератора тактовых импульсов под ключены соответственно к вторым входам первого и второго ключей и второму входу второго сумматора по модулю два, выход которого подключен к второму входу коммутатора, вход первого генератора тактовьк импульсов  вл етс  входом пуска устройства, выходы разр дов второго регистра подключены к вторым входам одноименных элементов И, выходы которых соединены с входами одноименных разр дов первого регистра, выход которого  вл етс  пер- )вым информационным выходом устройства , выходы разр дов счетчика  вл ютс  вторыми информационными выходами устройства, второй вход третьего регистра  вл етс  информационным входом устройства, первый и второй входы и выход элемента ИЛИ соединены соответственно с выходами одноименных усилителей и вторым входом второго генератора тактовых импульсов.
SU874192541A 1987-02-10 1987-02-10 Устройство дл последовательной передачи цифровой информации SU1432526A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874192541A SU1432526A1 (ru) 1987-02-10 1987-02-10 Устройство дл последовательной передачи цифровой информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874192541A SU1432526A1 (ru) 1987-02-10 1987-02-10 Устройство дл последовательной передачи цифровой информации

Publications (1)

Publication Number Publication Date
SU1432526A1 true SU1432526A1 (ru) 1988-10-23

Family

ID=21284805

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874192541A SU1432526A1 (ru) 1987-02-10 1987-02-10 Устройство дл последовательной передачи цифровой информации

Country Status (1)

Country Link
SU (1) SU1432526A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1091359, кл. G 06 F 1.1/08, 1983. Авторское свидетельство СССР № 1310869, кл. G 06 F 11/08, 1985. *

Similar Documents

Publication Publication Date Title
SU1432526A1 (ru) Устройство дл последовательной передачи цифровой информации
US3665413A (en) Waveform regenerator for use with a digital correlator
SU1077050A1 (ru) Устройство дл мажоритарного декодировани двоичных кодов
SU1578810A1 (ru) Преобразователь непозиционного кода в двоичный код
SU1683017A1 (ru) Устройство дл формировани контрольного кода по модулю два
SU1259494A1 (ru) Преобразователь кодов
SU1755286A2 (ru) Устройство дл сопр жени ЭВМ с внешним устройством
SU710104A1 (ru) Коммутатор
SU1487153A1 (ru) Генератор псевдослучайных чисел
SU1675888A1 (ru) Устройство дл контрол информации при передаче
SU1355976A1 (ru) Устройство дл передачи и приема цифровой информации
SU1363227A2 (ru) Устройство дл сопр жени источников и приемников с магистралью
SU1383324A1 (ru) Устройство дл задержки цифровой информации
RU1807561C (ru) Устройство дл преобразовани двоичной последовательности в балансный троичный код
SU873437A1 (ru) Устройство дл приема информации по двум параллельным каналам св зи
SU813810A1 (ru) Устройство дл передачи дискретныхСигНАлОВ
SU1536399A1 (ru) Устройство дл умножени матриц
SU1269128A1 (ru) Устройство дл случайного перебора перестановок
RU1805548C (ru) Преобразователь последовательного кода в параллельный
SU1411738A1 (ru) Цифровой функциональный преобразователь
SU1185633A1 (ru) Устройство дл передачи-приема информации
SU1377888A1 (ru) Устройство дл приема и воспроизведени телеизмерений
SU1249583A1 (ru) Буферное запоминающее устройство
SU1660175A1 (ru) Устройство дл преобразовани последовательного кода в параллельный
SU1117648A1 (ru) Веро тностный /1, @ /-полюсник