SU1429105A1 - Information input/output device - Google Patents
Information input/output device Download PDFInfo
- Publication number
- SU1429105A1 SU1429105A1 SU864116698A SU4116698A SU1429105A1 SU 1429105 A1 SU1429105 A1 SU 1429105A1 SU 864116698 A SU864116698 A SU 864116698A SU 4116698 A SU4116698 A SU 4116698A SU 1429105 A1 SU1429105 A1 SU 1429105A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- trigger
- information
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может быть использовано дл организации обмена между ЭФМ и периферийным устройством. Цель изобретени - упрощение устройства и расширение области применени за счет введени дополнительного режима внешней синхронизации. Устройство содержит блок 1 сопр жени , блок 2 управлени , регистр 3 сдвига, формирователь 4 сигналов запроса, блок 5 ключей, формирователь 6 адресов, формирователь 7 сигнала конца сообщени . Устройство позвол ет организовать обмен информацией в режиме пр мого доступ а к пам ти между ЭВМ и абонентом, передающим и принимающим информацию в виде последовательных двоичных кодов. Преобразование параллельных кодов в-последовательные и обратное преобразование выполн ет регистр 3 сдвига. Обмен производитс по сигналу Запрос обслуживани уст ройства. После того, как ЭВМ ответит на запрос сигналом разрешени обмена, в- канал ЭВМ выдаютс адрес пр мого доступа к пам ти и сигнал записи-чтени , вырабатываемые формирователем 6. Эта процедура выполн етс ДД1Я каждого слова информационного сообщени . 2 з.п. ф-лы, 5 илJ (ЛThe invention relates to the field of computer technology and can be used for organizing the exchange between an EPM and a peripheral device. The purpose of the invention is to simplify the device and expand the scope by introducing an additional external synchronization mode. The device comprises a conjugation unit 1, a control unit 2, a shift register 3, a driver of the 4 request signals, a key block 5, a driver of the 6 addresses, a driver of the 7 signal of the end of the message. The device allows organizing the exchange of information in the mode of direct access to the memory between the computer and the subscriber transmitting and receiving information in the form of consecutive binary codes. The conversion of parallel codes to consecutive and inverse transforms performs register 3 shift. The exchange is effected by a signal Service Request Device. After the computer responds to the request with an exchange enable signal, the direct memory access address and the write-read signal generated by the driver 6 are output to the computer channel. This procedure is performed by DD1I of each word of the information message. 2 hp f-ly, 5 ilJ (L
Description
NDND
СОWITH
Изобретение относитс к вычисли- 1 сльной технике и может быть исполь- овано дл организации обмена между |ЭВМ и периферийным устройством.The invention relates to a computational technique and can be used to organize an exchange between a computer and a peripheral device.
Цель изобретени - улрощение устройства и расширение области применени за счет введени дополнитель- иого режима внешней синхронизации. : На фиг, 1 нp meдeнa функциональ- на схема устройства; на фиг. 2 - функциональна схема блока сопр жени ; на фиг. 3 - функ11;иональна схема блока управлени ; на фиг. 4 функциональна схема формировател сигналов запроса; на фиг. 5 - функци |ональна схема формировател адресов i На фиг. 1 обозначены блок 1 сопр |жени , блок 2 управлени , регистр 3 |сдвига, формирователь. 4 сигналов за-- jnpoca, блок 5 ключей, фop tиpoвaтeль |6 адресов, формирователь 7 сигнала конца сообщени , входы и выходы 8-20 устройства и блоков.The purpose of the invention is to improve the device and expand the field of application by introducing an additional mode of external synchronization. A: Fig, 1 np medena functional device diagram; in fig. 2 - functional scheme of the interface block; in fig. 3 — func tional; ional circuit of the control unit; in fig. 4 is a functional diagram of the request signal generator; in fig. 5 is a functional diagram of the address driver i. In FIG. 1 denotes a matching unit 1, a control unit 2, a shift register 3 and a driver. 4 signals janpoca, 5 key block, fipper and 6 addresses, shaper 7 signal of the end of the message, inputs and outputs 8-20 of the device and blocks.
На фиг. 2 обозначены формирова- тель 21 импульсов, элемент И 22, первый элемент ЙПИ 23, второй элемент И 24, первый триггер 25, третий элемент и 26, второй элемент ИЛИ 27, второй триггер 28, первый выход 29, второй выход 18, третий выход 30 и четве-ртьй выход 31 блока.FIG. 2 designates the pulse former 21, the AND 22 element, the first YPI 23 element, the second AND 24 element, the first trigger 25, the third element and 26, the second OR element 27, the second trigger 28, the first output 29, the second output 18, the third output 30 and fourth output block 31.
На фиг. 3 обозначены схема 32 синхронизации, элемент И 33, элементы ИЛИ 34 и 35, счетчик 36, деишфра- тор 37, первый 38 и второй 39 выходы .FIG. 3, the synchronization circuit 32 is indicated, the AND element 33, the OR elements 34 and 35, the counter 36, the disinfector 37, the first 38 and the second 39 outputs.
На фиг. 4 обозначены одновибратор 40, триггер 4 записи, первый и второй элементы ИЛИ 42 и 43, триггер 44 чтени , первый.элемент И 45, третий и четвертый элементы ИЛИ 46 и 47, элементы 48 и 49 задержки, триггер 50 запроса, второй и третий элементы И 51 и 52, первый выход 14, четвертьш выход 53, второй выход 54, п тый выход 55, третий выход 56 формировател сигналов запроса.FIG. 4 designates the one-shot 40, the trigger 4 entries, the first and second elements OR 42 and 43, the reading trigger 44, the first element AND 45, the third and fourth elements OR 46 and 47, the delay elements 48 and 49, the request trigger 50, the second and third elements 51 and 52, the first output 14, the quarter output 53, the second output 54, the fifth output 55, the third output 56 of the inquiry signal generator.
На фиг. 5 обозначены счетчик 57, ключи 58, выходы 59 второй группы, выходы 16 первой группы и выход 19 формировател адресов.FIG. 5, the counter 57, keys 58, the outputs 59 of the second group, the outputs 16 of the first group and the output 19 of the address generator are indicated.
Устройство работает следугощим образом .The device works in a clean way.
В исходном состо нии, когда устройство не производит ввод или. вывод информации, на информационных входах 15, адресных входах 16 и выходе 19 действует третье состо ние (состо In the initial state, when the device does not enter or. the output of information, on information inputs 15, address inputs 16 and output 19, the third state (state
JQ 15 20 Jq 15 20
25 30 25 30
дд dd
3535
5five
00
5five
ние высокого выходного сопротивлени ) .high output impedance).
Рассмотрим работу устройства в режиме ввода информации. Периферийное устройство выдает на вход 9 данного устройства единичный сигнал Ввод. По приходу этого сигнала формирователь 21 импульсов блока 1 сопр жени вырабатывает единичный импульс , которьй через элемент ИЛИ 23 взводит триггер 25, а через свой выход 30 взводит триггер 41 записи в блоке 4. В результате на управл ющий выход 18 устройства коммут1фуетс единичный сигнал разрешени ввода дл организации ввода перв ого слова информационного .сообщени от периферийного устройства. Получив этот сигнал , периферийное устройство начинает выдавать информацию в виде последовательного кода на информацноиньй вход 8 данного устройства. Единичный сигнал , образуемый на входе 18, воздействует и на третий вход блока 2 управлени , через элементы И 33, ИЛИ 34 и 35 и выход 39 которого проход т тактовые импульсы. Эти тактовые импульсы поступают на С-вход регистра 3 сдвига и производ т запись битов указанной информации. При этом тактовые импульсы начинают заполн ть счетчик 36 блока 2, который настроен на длину одного информационного ело-, ва. После приема одного слова информации происходит отработка счетчика 36, в результате чего на выходе 38 выдел етс единичньй импульсный сигнал , который поступает в блок 1 сопр жени и сбрасывает через элемент ИЛИ 27 триггер 25 в нулевое состо ние . После этого с выхода 18 снимаетс единичный сигнал, что вл етс запретом периферийному устройству выдавать информаци о на вход 8 данного устройства. В блоке 2 управлени происходит блокировка прохождени тактовых импульсов через элемент И 33. Единичньй импульсньй сигнал с выхода 38 поступает и на четвертьй вход формировател 4 сигналов запроса, в котором через элемент И 45 и ИЛИ 47 переключает триггер 50 запроса в единичное состо ние. На выходе этого триггера образуетс единичньй сигнал запроса обслуживани , которьй коммутируетс на выход 14 устройства. После этого устройство находитс в режиме ожидани своего обсл ;швани доConsider the operation of the device in the information input mode. Peripheral device outputs a single input signal to input 9 of this device. Upon the arrival of this signal, the pulse shaper 21 of the conjugate 1 produces a single pulse, which triggers the trigger 25 through the OR element 23, and triggers the recording trigger 41 in the block 4 through its output 30. As a result, a single input resolution signal is output to the control output 18 of the switch to organize the input of the first word of the informational message from the peripheral device. Having received this signal, the peripheral device starts to output information in the form of a sequential code to the information input 8 of this device. A single signal formed at the input 18 affects the third input of the control unit 2, through the elements AND 33, OR 34 and 35 and the output 39 of which pass the clock pulses. These clock pulses arrive at the C input of the 3-shift register and record the bits of the specified information. At the same time, the clock pulses begin to fill in the counter 36 of block 2, which is tuned to the length of one information signal. After receiving one word of information, the counter 36 is processed, as a result of which, a single pulse signal is extracted at the output 38, which enters the interface 1 and resets the trigger 25 to the zero state via the OR 27 element. Thereafter, a single signal is removed from the output 18, which prohibits the peripheral device from outputting information on the input 8 of this device. In control block 2, the clock pulse passes through the AND 33 element. A single pulse signal from the output 38 is sent to the fourth input of the driver 4 request signals, in which through the element 45 and OR 47 switches the trigger 50 of the request to one state. At the output of this trigger, a single service request signal is generated, which is switched to the output 14 of the device. After that, the device is in standby mode;
тех пор, пока с ЭВМ на вход 12 устройства не поступит единичный импульсный сигнал разрешени обмена. По приходу этого сигнала в блоке 4 сбрасываетс триггер 50 запроса в нулевое состо ние и срабатывает элемент И 51. В результате с управл ющего выхода 14 снимаетс единичный сигнал запроса, а на- выходе 56 образуетс (на врем действи сигнала разрешени обмена) единичный сигнал, который поступает на управл ющий вход блока 5 ключей и выводит его изuntil a single pulse of exchange resolution is received from the computer to the device input 12. Upon arrival of this signal in block 4, the request trigger 50 is reset to the zero state, and element 51 is triggered. As a result, a single request signal is removed from control output 14, and at output 56 a single signal is generated (for the duration of the exchange enable signal) which arrives at the control input of the block of 5 keys and outputs it from
выход 20 устройства дл сн ти сигнп- ла ввода, поступающего с периферийного устройства на вход 9 данного устройства . После этого устройство приходит в исходное состо ние. Таким образом, предлагаемое устройство каждый раз после приема одного слова информационного сообщени вырабатывает сигнал запроса и по получению разрешающего сигнала выдает информадно в ЭВМ. Прием очередного слова инфор- мадионного сообщени производитс только после получени от ЭВМ разреthe output 20 of the device for removing the input signal from the peripheral device to the input 9 of this device. After this, the device returns to its original state. Thus, the proposed device, each time after receiving one word of the information message, generates a request signal and, upon receipt of an authorization signal, transmits information to the computer. The reception of the next word of the information message is made only after receiving a permit from the computer.
третьего (высокоимпедансного) состо - j шающего сигнала на съем ранее прин ни , вследствие чего на выходе этого блока образуютс информадионные сигналы .The third (high-impedance) state - j of the sending signal for removal of the previously received signal; as a result, information signals are formed at the output of this block.
Единичный сигнал разрешени обмена с входа 12 поступает в формирователь 6 адреса и в блок 1 сопр жени . Б блоке 6 он с помощью счетчика 57 ключей 58 формирует адресный код, который коммутируетс (на врем действи этого сигнала) на адресные выходы 16 дл определени чейки пам ти ЭВМ, в которую должно записатьс сформированное на выходах ключей 5 информадионное слово. Ключи 57 по приходу сигнала разрешени обмена коммутирует на выход 19 управл ющий единичный сигнал Запись, разрешающий .производить по указанному адресу запись информации в пам ть ЭВМ.The single exchange enable signal from the input 12 enters the address generator 6 and into the interface 1 unit. In block 6, it uses the counter 57 of keys 58 to generate an address code that commutes (for the duration of this signal) to the address outputs 16 to determine the computer memory cell into which the information formed at the outputs of the keys 5 should be written. The keys 57 upon the arrival of the exchange enable signal commutes to the output 19 of the control single signal Record allowing the recording of information into the computer memory at the address indicated.
В блоке 1 единичный сигнал разрешени обмена через элементы И 22 и ИЛИ 23 переключает триггер 25 в единичное состо ние, в результате чего на выход 18 устройства снова коммутируетс единичньй сигнал дл продолжени организации съема следующего слова информационного сообщени с периферийного устройства. -При этом с элемента И 33 блока 2 управлени снимаетс блокировка и поэтому тактовые импульсы начинают снова заполн ть счетчик 36 и проходить на С-вход регистра 3 сдвига. В дальнейшем работа устройства по приему и вводу очередного информационного слова протекает аналогично. После завершени ввода в пам ть ЭВМ последнего слова информационного сообщени на выходе формировател 7 сигнала конда сообщени сформируетс сигнал Конец обмена . Этот сигнал обнул ет регистр 3 сдвига, блок 1 сопр жени , формирователь 4 сигналов запроса, формирователь 6 адресов и коммутируетс наIn block 1, the single exchange enable signal through the elements AND 22 and OR 23 switches the trigger 25 to the single state, as a result of which a single signal is switched again to the output 18 of the device to continue organizing the next word retrieval of the information message from the peripheral device. In this case, blocking is removed from AND 33 of control unit 2, and therefore the clock pulses begin to fill counter 36 again and pass to the C input of shift register 3. In the future, the operation of the device for receiving and entering the next information word proceeds in a similar way. After the last word of the information message has been entered into the computer memory, the end of exchange signal will be generated at the output of the imaging unit 7 of the signal for the message. This signal zeros the shift register 3, the conjugation block 1, the driver of the 4 request signals, the driver of the 6 addresses and is switched to
00
5five
00
5five
того слова. Запись информационного слова в соответствующую чейку пам ти ЭВМ производитс по адресу, который по сигналу разрешени обмена выдел етс на выходах 16. При этом на выходе 19 формируетс единичный сигнал , который определ ет режим записи информации в пам ть ЭВМ.that word. The information word is written into the corresponding cell of the computer memory at the address that is allocated by the exchange enable signal at the outputs 16. In this case, a single signal is generated at the output 19, which determines the mode of recording information in the computer memory.
Рассмотрим работу данного устройства при выводе информационного сообщени из ЭВМ. В этом случае на вход 13 устройства поступает единичный сигнал вывода. В блоке 4 этот сигнал поступает на одновибратор 40, который вырабатывает одиночный импульс. Последний через элемент ИЛИ 42 переключает триггер 44 чтени в единичное состо ние, вследствие чего на выходе 55 нулевой сигнал смен етс на еди- нич№Ш. Это дает возможность производить параллельную запись информации в регистр 3 и выбирать с помощью блока 6 нужную зону пам ти, к которой будет обращение. После -переключени триггера 44 чтени в единичное состо ние через элементы ИЛИ 46 и 47 происходит переключение в единичное состо ние и триггера 50 запроса. В результате на выход 14 устройства коммутируетс единичный сигнал запроса на обслуживание. В ответ на этот запрос на. вход 12 устройства выдаетс от ЭВМ единичный импульсный сигнал разрешени обмена. В блоке 6 по этому сигналу измен етс состо ние счетчика 57, которое через ключи 58 передаетс на адресные выходы 16. При этом на выход 19 коммутируетс нулевой сигнал, определ ющий режим чтени дл чеек пам ти ЭВМ. По сфор- 5 мированному адресному коду из соответствующей чейки пам ти ЭВМ считываетс первое информационное слово, которое поступает на информационныеConsider the operation of this device when displaying an information message from a computer. In this case, a single output signal arrives at the device input 13. In block 4, this signal enters the one-shot 40, which produces a single pulse. The latter, through the OR element 42, switches the read trigger 44 to the single state, as a result of which, at the output 55, the zero signal is replaced by a single N. This makes it possible to produce parallel recording of information in register 3 and select, with the help of block 6, the desired memory zone to be accessed. After the read trigger 44 is switched to one state, OR 46 and 47 elements are switched to one state and request trigger 50. As a result, a single service request signal is switched to the device output 14. In response to this request on. The device input 12 is output from the computer by a single pulse signal for exchanging the signal. In block 6, this signal changes the state of counter 57, which is transmitted via keys 58 to address outputs 16. At the same time, a zero signal is switched to output 19, which determines the read mode for the memory cells of the computer. Using the generated 5 address code, the first information word is read from the corresponding computer memory cell, which is fed to the information
00
5five
00
514514
входы 15 в виде параллельного кода. Запись указанной информации в регистр 3 сдвига осуществл етс по сигналу разрешени обмена, который, пройд элемент 49 задержки и элемент И 52 в блоке 4 и элемент ИЛИ 35 в блоке 2, воздействует на С-вход этого регистра. Сигнал разрешение обмена в блоке 4 сбрасывает в нулевое состо ние триггер 50 запроса, а чере элементы 49 и 48 задержки и элемент ИЛИ 43 сбрасывает в нулевое состо ни триггер 44 чтени . На выходе 53 единичный сигнал смен етс в нулевой, в ;результате чего регистр 3 сдвига го- тов дл последовательной выдачи би- Iтов прин того из ЭВМ информационного ,слова на информационньй выход 17. Сигнал разрешени обмена в блоке 1 через элемент И 26 переключает триг- Iгер 28 в единичное состо ние. На вы- |ходё 29 образуетс единичный сигнал, Iкоторый в блоке 2 управлени запуска ет схему 32 синхронизации. Последн предназначена дл прив зки .внешних синхроимпульсов, поступающих на вход 10, к тактовым импульсам. На выходе этой схемы выдел ютс импульсы синхронизации , которые через элемент ИЛГ 34 заполн ют счетчик 36, а через элемент ИЛИ 35 и выход 39 поступают на С-вход регистра 3 сдвига. Таким образом , с частотой внешних синхроимпульсов в этом регистре осуществл етс сдвиг записанной информации, котора с выхода последнего разр да в виде последовательного кода поступает на информационный выход 17. После выдачи первого слова информации происходит отработка счетчика 36 в блоке 2, вследствие чего на выходе 38 образуетс единичньй импульсньм сигнал. Этот сигнал в блоке 1.через элемент ИЛИ 27 сбрасывает в О триггер 28, а через элемент И 24 (при отсутствии на его втором входе сигнала Ввод с шины 9) проходит на выход 31. Далее указанный сигнал поступает в блок 4 и в нем через элемент ИЛИ 42 взво- цит в единичное состо ние триггер 44 чтени , что в свою очередь приводит к переключению в единичное состо ние триггера 50 запроса. В дальнейшем работа устройства по выводу очередного информационного слова проте- кает аналогично. После завершени эывода последнего слова информационного сообщени на выходе формироваinputs 15 in the form of a parallel code. This information is written to the shift register 3 according to the exchange enable signal, which, having passed delay element 49 and AND element 52 in block 4 and OR element 35 in block 2, affects the C input of this register. The exchange enable signal in block 4 resets the query trigger 50 to the zero state, and after delaying the delay elements 49 and 48 and the OR element 43 flushes the trigger trigger 44 to the zero state. At the output 53, the single signal changes to zero, in, resulting in the shift register 3 ready for sequentially issuing the bits of the information received from the computer, to the information output 17. The exchange enable signal in block 1 through the element 26 switches the triggers - Iger 28 in one state. At output | 29, a single signal is formed, which, in control unit 2, triggers synchronization circuit 32. The latter is intended to tie in the external clock pulses fed to the input 10 to the clock pulses. At the output of this circuit, synchronization pulses are extracted, which through the ILG element 34 fill counter 36, and through the element OR 35 and output 39 arrive at the C input of the shift register 3. Thus, with the frequency of external clock pulses in this register, the recorded information is shifted, which from the output of the last bit as a sequential code goes to information output 17. After issuing the first word of information, the counter 36 is processed in block 2, as a result of which a single impulse signal is generated. This signal in block 1. through the element OR 27 resets the trigger 28 to O, and through the element 24 (in the absence of a second input signal at its second input) from the bus 9) passes to output 31. Next, the specified signal enters block 4 and through it the OR 42 element closes the read trigger 44 into one state, which in turn leads to the trigger one request switch 50. In the future, the operation of the device for outputting the next information word proceeds in a similar way. After completion of the last word output of the informational message at the output form
Q 0 5 5 0 5 Q 0 5 5 0 5
00
00
056056
тел 7 сигнала конца сообщени формируетс единичный импульсный сигнал конца обмена. Этот сигнал обнул ет регистр 3 сдвига и элементы пам ти в блоках , 4 и 6 и коммутируетс на выход 20 устройства дл сн ти . сигнала вывода, поступающего из ЭВМ на вход 13. После этого устройство приходит в исходное состо ние. Таким образом, предлагаемое устройство каж- дьй раз после чтени информационного слова из пам ти ЭВМ выдает его в канал св зи в виде последовательного кода. После выдачи очередного слова информации оно формирует запрос на обслуживание. Чтение очередного слова производитс только после получени от ЭВМ сигнала разреигение обмена. При этом врем ожидани на чтение очередного слова должно быть меньше, чем один период следовани синхроимпульсов , поступающих на вход 10 устройства . Считывание информационного слойа с соответствующей чейки пам ти ЭВМ производитс с помощью адрес- ного кода, который формируетс на шинах 16. В этом случае устройство коммутирует на свой управл ющий выход 19 нулевой сигнал, который задает чейкам пам ти ЭВ.М режим чтени .The message end signal body 7 forms a single pulse signal of the end of the exchange. This signal zeros the shift register 3 and the memory elements in blocks 4 and 6 and is switched to the output 20 of the device for removal. the output signal from the computer to input 13. After that, the device returns to its original state. Thus, the proposed device, after reading the information word from the computer memory, sends it to the communication channel in the form of a sequential code. After issuing the next word of information, it forms a request for service. The reading of the next word is made only after receiving a signal from the computer to open the exchange. In this case, the waiting time for reading the next word should be less than one period of the following clock pulses, arriving at the input 10 of the device. Reading the information layer from the corresponding computer memory cell is performed using the address code that is generated on buses 16. In this case, the device switches a zero signal to its control output 19, which sets the EV memory cells.
Таким образом, предлагаемое устройство позвол ет организовать обмен в режиме пр мого доступа к пам ти дл абонента, передающего и принимающего информацию в виде последовательных двоичных кодов. Преобразование параллельных кодов в последовательные и последовательных в параллельные при выводе и вводе информации производит один и тот же регистр сдвига. При выводе осуществл етс внешн синхронизаци выдаваемой информации.Thus, the proposed device allows the exchange of direct memory access for the subscriber transmitting and receiving information in the form of consecutive binary codes. The conversion of parallel codes to serial and serial to parallel when outputting and entering information produces the same shift register. During the output, the output information is synchronized externally.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864116698A SU1429105A1 (en) | 1986-09-10 | 1986-09-10 | Information input/output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864116698A SU1429105A1 (en) | 1986-09-10 | 1986-09-10 | Information input/output device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1429105A1 true SU1429105A1 (en) | 1988-10-07 |
Family
ID=21256262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864116698A SU1429105A1 (en) | 1986-09-10 | 1986-09-10 | Information input/output device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1429105A1 (en) |
-
1986
- 1986-09-10 SU SU864116698A patent/SU1429105A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1061128, кл. G 06 F 13/20, 1982. Авторское свидетельство СССР № 1389508, кл. G 06 F 3/00, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1429105A1 (en) | Information input/output device | |
JPH07168786A (en) | Interface between asynchronous devices | |
US6487140B2 (en) | Circuit for managing the transfer of data streams from a plurality of sources within a system | |
JP3023029B2 (en) | Communication method between cards in shelf configuration | |
CN1856835A (en) | Synchronous RAM memory circuit | |
SU1695316A1 (en) | Device for information exchange | |
SU1499436A1 (en) | Multichannel generator of pulse trains | |
SU1298756A1 (en) | Intercomputer exchange device | |
SU1667087A1 (en) | Device for controlling exchange between a processor and a memory | |
SU1695314A1 (en) | Device for entry of information | |
SU1432526A1 (en) | Device for sequential transmission of digital information | |
SU1541622A1 (en) | Device for interfacing computing machine with data transmission equipment | |
SU1481774A1 (en) | System for debugging programs | |
SU1104498A1 (en) | Interface | |
SU1264190A1 (en) | Device for controlling information exchange | |
JP2912210B2 (en) | Asynchronous serial data transmission device | |
RU2047921C1 (en) | Memory unit for storing images | |
SU736086A1 (en) | Interface | |
SU1363227A2 (en) | Device for interfacing sources and receivers with trunk line | |
SU1176337A1 (en) | Interface | |
SU1251711A1 (en) | Device for checking digital objects | |
SU1536410A1 (en) | Device for reading information from punched carrier | |
SU1336002A1 (en) | Asynchronous priority device | |
RU1805548C (en) | Serial-to-parallel code converter | |
SU1683177A1 (en) | Transmitter of serial code |