SU1425786A1 - Устройство выборки-хранени - Google Patents
Устройство выборки-хранени Download PDFInfo
- Publication number
- SU1425786A1 SU1425786A1 SU874212321A SU4212321A SU1425786A1 SU 1425786 A1 SU1425786 A1 SU 1425786A1 SU 874212321 A SU874212321 A SU 874212321A SU 4212321 A SU4212321 A SU 4212321A SU 1425786 A1 SU1425786 A1 SU 1425786A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- key
- elements
- sampling
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к аналоговой вычислительной технике, в частности к устройствам выборки-хранени . и может быть использовано в устройствах обработки выходного сигнала интегральных схем с зар довой св зью Цель изобретени - повышение быстродействи устройства. Поставленна цель осуществл етс за счет форсиро вани управл ющего тока ключевого элемента в виде диодного моста на Йачальном участке интервала времени выборки устройства. Устройство содержит блок 1 пам ти, стробируемые источники 2,3 тока, ключевые элементы 4 - 7 на диодах, накопительные эле-. менты 8,9 на конденсаторах, неинвертирующий 10 и инвертирующий 11 ключевые усилители, одновибратор 12. 1 ил. а S (Л
Description
ff
INO
сд
00 О)
Изобретение относитс к автоматике и вычислительной технике и может Найти применение в устройствах считывани выходных сигналов интегральных cjLxeM с зар довой св зью ИСЗС) и Других устройствах,в которых необ- запоминание отсчетов сигнала,
Цель изобретени - повышение быстродействи устройства.
На чертеже представлено устройст-- йо выборки-хранени . ; Устройство содержит блок 1 пам ти , первый 2 и второй 3 стробируемые Щеточники тока, первый 4, второй 5, |гретий 6 и четвертый 7 ключевые эле- енты на диодах, первый 8 и второй 9 |1акопительные элементы на конденсато- jpax, первый 10 (неинвертирующий клю- евой) и второй 11 (инвертирующий Ключевой) усилители, одновибратор 12 Управл ющий вход 13 устройства, ин- | ормационные вход 14 и выход 15 уст- |ройства5 первую 16 и вторую 17 шины питани устройства. На шину 16 пода- етс отрицательный потенцил, на ши- |ну 17 - положительный, ; Блок 1 содержит буферные усилите- ;ли 18 И 19, накопительный элемент 20 на конденсаторе, ключевой элемент 21 в виде диодного моста. : Устройство работает следующим ;образом.
i В режиме хранени на выходе од- новибратора 12 формируетс низкое значение логического сигнала, на выходе неинвертирующего усилител 1 О напр жение, близкое к напр жению шины 16 устройства, на элементе 8 напр жение, близкое к нулю. На выходе усилител 11 напр жение, близко к напр жению шины 17 устройства, на элементе 9 напр жение, близкое к нулевому . Элементы 4 и 6 наход тс в
0
5
0
5
0
ла на входе I3 в начале интервала времени выборки на выходе одновибра- тора 12 формируетс сигнал высокого уровн , на входах усилителей 10 и 11 по вл ютс напр жени , значени которых противоположны первоначальным и близким к максимальным напр жени м . питани устройства на шинах 17, и 16, элементы 5 и 7 закрьюаютс и элементы 8 и 9 зар жаютс через открьшающиес элементы 4 и 6.
После зар да элементов 8 и 9 по окончании действи логического сигна ла высокого уровн на выходе одновиб- ратора 12 выходные напр жени усилителей 10 и 11 возвращаютс к первона чальным, близким к напр жению на шинах 16 и 17 устройства. Элементы 4 и 6 закрываютс , элементы В и 9 отключаютс от блока 1 и разр жаютс через пр мосмещенные элементы 5 и 7, По окончании действи сигнала высокого уровн на выходе одновибратора 12 блок 1 продолжает оставатьс в режиме выборки, напр жение на выходе 15 устанавливаетс более точно, при этом устран ютс ошибки от различи сопротивлений внутренних ветвей блока 1 и возможные ошибки от разности зар дов переключени элементов 4 и 6. По окончании действий сигнала высокого логического уровн на входе 13 устройства источники тока выключаютс и блок 1 выборки и хранени переходит в режим хранени .
Максимальна скорость изменени выходного напр жени наблюдаетс только на начальном этапе интервала времени выборки в моменты максимального несоответстви входного и выходного напр жений.
По сравнению с известным устройством быстродействие увеличиваетс
закрытом состо нии. В режиме хранени четыре раза при погрешности выборки
источники 2 и 3 тока выключены, на управл ющие входы блока 1 управл ющие сигна пы не поступают, блок 1 находитс в режиме хранени и напр жение на выходе 15 сохран етс неизменным .
При поступлении сигнала выборки на вход 13 источники 2 и 3 тока формируют ТОК;, перевод щий блок 1 в режим выборки, однако величина одного этого тока недостаточна дл достижени высокого значени скорости нарастани вьпкодкого напр жени блока 1 . По переднему фронту управл ющего сигна50
55
сигнала 0,1%.
Claims (1)
- Формула изобретениУстройство выборки-хранени , содержащее блок пам ти, первый и BTopojft стробируемые источники тока, управл ющие входы которых вл ютс управл ющим входом устройства, вход и выход блока пам ти вл ютс соответственно информационными входом и выходом устройства, первый и второй управл ющие входы блока пам ти подключены соответственно к выходам первого и второго стробируемь х источни четыре раза при погрешности выборкисигнала 0,1%.Формула изобретениУстройство выборки-хранени , содержащее блок пам ти, первый и BTopojft стробируемые источники тока, управл ющие входы которых вл ютс управл ющим входом устройства, вход и выход блока пам ти вл ютс соответственно информационными входом и выходом устройства, первый и второй управл ющие входы блока пам ти подключены соответственно к выходам первого и второго стробируемь х источни ,1425786.34КОВ тока, отличающеес диода первого и катоду диода третье- тем, что, с целью повышени быстро-го ключевых элементов, катод диода действи устройства, в него введеныпервого и анод диода третьего клю- первый и второй усилители, первый ичевьсх элементов подключены соответ- второй накопительные элементы на кон-ственно к первому и второму управ- денсаторах, первого по четнертьйл ющим входам блока пам ти, анод и ключевые элементы на диодах, одно -катод диода второго ключевого эле- вибратор, вход которого подключен кмента подключены соответственно к управл ющему входу устройства, а вы- IQпервой шине питани устройства и ход подключен к входам первого и вто-второму вьшоду первого накопитепьно- рого усилителей, выходы которых под-го элемента, катод и анод диода чет- ключены соответственно к первым вы-;вертого ключевого элемента подключе- водам первого и второго накопитель-ны соответственно к второй шине пи- ных элементов вторые выводы которых 15тани устройства и второму выводу подключены соответственно к аноду .второго накопительного элемента.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874212321A SU1425786A1 (ru) | 1987-03-16 | 1987-03-16 | Устройство выборки-хранени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874212321A SU1425786A1 (ru) | 1987-03-16 | 1987-03-16 | Устройство выборки-хранени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1425786A1 true SU1425786A1 (ru) | 1988-09-23 |
Family
ID=21291663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874212321A SU1425786A1 (ru) | 1987-03-16 | 1987-03-16 | Устройство выборки-хранени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1425786A1 (ru) |
-
1987
- 1987-03-16 SU SU874212321A patent/SU1425786A1/ru active
Non-Patent Citations (1)
Title |
---|
Бахтиаров Г.Д., Малинин В.В. и Школин В.П. Аналого-цифровые преобразователи. - М.: Советское радио, 1980, с.135, рис.6.12. Патент US № 4142117, кл. 307/353, опублик, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1267800C (zh) | 用于给多电平快速存储器编程的高精度电压调整电路 | |
JPS5871731A (ja) | Cmosデバイス用のダイナミツクttl入力コンパレ−タ | |
US20020176274A1 (en) | Ferroelectric random access memory and its operating method | |
US4339809A (en) | Noise protection circuits | |
JPS626537A (ja) | フラツシユ型a/d変換器用負荷制限装置 | |
SU1425786A1 (ru) | Устройство выборки-хранени | |
US4658198A (en) | Charging circuit for a reference capacitor | |
US5028822A (en) | Circuit arrangement for processing analogue electrical signals | |
US5805091A (en) | Reference voltage circuit | |
JPH0877789A (ja) | サンプルホールド回路 | |
US4616145A (en) | Adjustable CMOS hysteresis limiter | |
SU1365132A1 (ru) | Аналоговое запоминающее устройство | |
SU1275545A1 (ru) | Ячейка пам ти | |
SU1365129A1 (ru) | Запоминающее устройство на МОП-транзисторах | |
SU1360454A1 (ru) | Аналоговое запоминающее устройство | |
SU1672530A1 (ru) | Аналоговое запоминающее устройство | |
SU1571681A1 (ru) | Аналоговое запоминающее устройство | |
JPS58186215A (ja) | 高速コンパレ−タ回路 | |
SU1401519A1 (ru) | Устройство выборки-хранени | |
SU1635214A1 (ru) | Элемент пам ти | |
SU1612325A1 (ru) | Устройство выборки-хранени | |
SU1057990A1 (ru) | Запоминающее устройство | |
SU756478A1 (ru) | Усилитель для записи-считывания информации на дополняющих мдп-транзисторах 1 | |
JPH04305166A (ja) | ピークホールド回路 | |
SU1471289A1 (ru) | Преобразователь уровн |