SU1410709A1 - Computer to peripheral device interface - Google Patents

Description

Изобретение относитс  к вычислительной технике, в частности к построению и и|юрмапионно-измерительных систем с использованием ЭВМ с общей шиной (ОШ) и периферийных устройств с пр мой адресацией регистров и разделением передаваемой информации на данные и дополнительные параметры, код операции,The invention relates to computing technology, in particular to the construction and measurement of measurement systems using a common bus computer (OSH) and peripheral devices with direct addressing of registers and separation of transmitted information into data and additional parameters, an operation code,

Целью изобретени   вл етс  повышение быстродействи  устройства,The aim of the invention is to improve the speed of the device

На чертеже дана структурна  схема устройства.The drawing is a block diagram of the device.

Устройство содержит регистр 1 адреса , дептфратор 2, генератор 3 ctiH- кроимлульсов, регистр) 4 состо ни  и управл ющих сигналов, регистр 5 одностороннего маскировани , регистр 6 прерываний, регистр 7 числа, регистр 8 старших разр дов, регистр 9 запро- coBj общую шину 10 ЭВМ, магистраль 15 пер мферийного устройства (ПУ),The device contains an address register 1, depthfrator 2, a generator of 3 ctiH-curls, a register) 4 states and control signals, a register 5 unilateral masking, a register 6 interrupts, a register 7 numbers, a register 8 higher bits, a register 9 requesting coBj bus 10 computer, trunk 15 of the peripheral device (PU),

. Обща  шина ЭВМ представл ет собой унифицированную систему св зей и сиг налов между процессором, о ператив- Koii пам тью и устройствами сопр жени  „ Св зь между устройствами, участ- взтощнми в операции обмена на шине асинхронна  Магистраль периферийного устройства представл ет собой унифицированную систему св зей и сигналов между периферийным устройством и блоком управлени , функцию которого исполн ет описьгеаемое устройство, ПУ может состо ть из одной или нескольких подсистем, кажда  из которых содержит группу устройств. Каждое устройство может содержать группу адресуемых регистров,.. The common computer bus is a unified communication system and signals between the processor, operating memory and interface devices. Communication between devices involved in the exchange operation on the bus. The asynchronous trunk The peripheral device is a unified communication system s and signals between the peripheral device and the control unit, the function of which is performed by the device's list, the control unit may consist of one or several subsystems, each of which contains a group of devices. Each device can contain a group of addressable registers.

Устройство предназначено дл  сог- ласовани55 несовместимых сигналов Rsyx интерфейсов. Большинство сигналов общей шины интерпретируетс  в соответствующие сигналы магистрали .ПУ... The device is intended to harmonize 55 incompatible signals of Rsyx interfaces. Most of the common bus signals are interpreted into the corresponding signals of the trunk. PU ...

. Регистр 1 адреса представл ет собой регистр разр дность которого совпадает с числом адресных линий общей ЭВМ, Он предназначен дл  хранени  Шформадии во врем  обращени  к магистрали ПУ„. The address register 1 is a register whose width coincides with the number of address lines of a common computer. It is intended to store the Scfordium during access to the trunk PU.

Дешифратор 2 предназначен дл  дешифрации адресов внутренних регистров устройства сопр жени  и определени  номера адресуемого регистра ПУ с использованием информации, котора  хранитс  в регистре адреса.Decoder 2 is designed to decrypt the addresses of the internal registers of the interface and determine the number of the addressable register of the PU using information stored in the address register.

Генератор 3 синхроимпульсов синхронизирует процесс выдачи сигнапов на магистраль ПУ,The generator 3 sync pulses synchronizes the process of issuing signals to the mainline PU,

Регистр 4 состо ни  и управл гопихRegister 4 states and control gopih

сигналов определ ет режим работы устройства сопр жени . Информаци , хран ща с  в регистре, подраздел етс  на ш формацизо длительного хранени  иSignals determines the mode of operation of the interface device. The information stored in the register is subdivided into our formatiz durable storage and

оперативно измен ющуюс  информацию (код операции).promptly changing information (opcode).

Регистр 5 одностороннего маскировани  программно доступен как дл  записи, так и дл  чтени  и используетс  дл  контрол  информации, заносимой в регистр состо ни  и шравл ю- щих сигналов. При записи данных в регистр одностороннего маскировани  в регистр состо ни  и управл ющихThe one-way masking register 5 is programmatically available to both write and read, and is used to control information entered into the status register and the shuffle signals. When writing data to the one-sided masking register in the state register and controlling

сигнапов передаютс  только разр ды кода операции. При чтении данных из регистра одностороннего маскировани  с ЭВМ передаютс  все разр ды регистра состо ни  и управл ющих сигналов,only the opcode bits are signaled. When reading data from the unilateral masking register with a computer, all bits of the status register and control signals are transmitted,

Регистр 6 прерьгаани  выполн етRegister 6 prereggaani performs

операции захвата общей щины в цел х прерывани  процессора и генерирует адрес вектора прерьгаани .common domain capture operations for interrupting the processor and generating the address of the pregangi vector.

Регистр 7 числа предназначен дл Register number 7 is for

промежуточного хранени  данных, пере- даваемых между ПУ и ЭВМ.intermediate storage of data transferred between the control panel and the computer.

Регистр 8 старших разр дов обеспечивает доступ ЭВМ к информации, котора  передаетс  по лини м данных магистрали ПУ, выход щих за пределы разр дности ЭВМ.Register 8 of the higher bits provides the computer with access to information that is transmitted via data lines of the mainline of the control unit, going beyond the limits of computer size.

Регистр 9 запросов управл ет преобразованием запросов на обслуживание , поступающих от ПУ, в запросыRequest register 9 controls the conversion of service requests from the control panel to requests

на рерьгаание ЭВМ,on computer revision,

Устройство работа:ет следующим образом , В регистр А состо ни  и управл ющих сигналов заноситс  код опера- ции, которую необходимо произвестиThe device operation: em as follows, In the register A of the state and control signals, the operation code is entered, which must be produced

в ПУ. Затем произвести запись или чтение какого-либо регистра ПУ, при этом дешифратор 2 выдает сигнгш генератору 3 синхроимпульсов, последний синхронизирует процесс работы устройства при обмене информацией с ПУ. Дл  работы с форматом данных, выход щим за пределы разр дности ЭВМ, служит регистр 8 старших разр дов. В случае передачи данных от ЭВМ в ПУ после установки кода операции, в него записьгааетс  старший байт передаваемого числа, затем производитс  запись младщей частн передаваемого числа в какой-либо регисгр ПУ, послеin PU. Then make a record or read any register PU, while the decoder 2 generates a signal generator 3 clock pulses, the latter synchronizes the process of the device when exchanging information with PU. To work with a data format that goes beyond the limits of computer size, the register of 8 high bits is used. In the case of data transmission from the computer to the control panel, after the operation code is set, the high byte of the transmitted number is written to it, then the younger private number of the transmitted number is recorded in any register of the control panel, after

чего выдаютс  синхросигналы в ПУ. При чтении данных и з ИУ в нем можно прочесть старший байт пересылаемого числа. При возникновении запроса на обслуживаиие в ПУ и наличии разрешени  на прерьгеание в регистре 9 запросов и регистре 4 состо ни .и управл ющих сигналов регистр 6 прерьша- ний захватьгеает общую шину 10 ЭВМ и передает по шинам данных адрес вектора прерыван1ш, затем снимает разре- шение прерьшани  в регистре 4 состсл- ни  и управл ющих сигналов.What are the sync signals in the PU. When reading data and s, in it, you can read the high byte of the number being sent. When a request for service occurs in the control panel and there is a permission to jam in register 9 requests and register 4 states and control signals, the interrupt register 6 captures the common bus 10 of the computer and transmits the address of the interrupt vector over the data buses, then removes the resolution Alarms in the register 4 and the control signals.

Claims (1)

Обмен информацией Hewiy ЭВМ и ПУ может осуществл тьс  в одном из двух режимов. В первом из этих режимов организащ1  обмена данными идентична той, котора  примен лась в устройст- ве-прототип,е. При этом дл  организации одного командного цикла магистрали 11 ЛУ в общем случае требуетс  от трех до четырех машинных инструкций (сброс старого значени  кода операции , установка нового значени  кода операцит, пересылка 16 бит ов данных между ЭВМ и магистралью 1 ПУ и, возможно , пересылка старших разр дов). Во втором режиме, использу  регистр 5 одностороннего маскировани , в общем случае требуетс  от двух до трех машинных инструкций, так как установка кода операции проводитс  с использованием единственной и более быстрой в исполнении инструкции пересылки, что сокращает врем  обмена с магистралью . 11 ПУ, увел1«ивает пропускную способность устройства в 1,5-2 раза | и общую производительность автоматизированной системы на 15-20%, Формула изобретени The exchange of information between Hewiy computers and PUs can be carried out in one of two modes. In the first of these modes, the organization of data exchange is identical to that used in the prototype device, e. At the same time, in order to organize one command cycle of the 11 LU trunk, in general, it takes from three to four machine instructions (resetting the old value of the operation code, setting the new value of the operation code, transferring 16 data bits between the computer and trunk 1 of the control panel and possibly sending the older ones bits) In the second mode, using the unilateral masking register 5, it generally takes two to three machine instructions, since the setting of the operation code is performed using a single and faster execution of the transfer instruction, which reduces the exchange time with the backbone. 11 PU, increases the device bandwidth 1.5-2 times | and the overall performance of the automated system by 15-20%, the formula of the invention Устройство дл  сопр жени  периферийного устройства с ЭВМ, содержащее регистр адреса, дешифратор, генератор синхроимпульсов, регистр состо - ни  и управл ющих сигналов, регистр прерьтаний, регистр запросов, регистр числа, р-егистр старших разр дов, при ЭТОМ информационный вход регистра адреса соедиг ен с первыми информационными входами регистра состо ни  и управл ющих сигналов, регистра запросов , регистра старших разр дов и  вл етс  входом и выходом устройства дл  подключени  соответственно к информационному выходу ЭВМ и первому информационному входу периферийного устройства, первый информационный выход регистра состо ни  и. управл ю-A device for interfacing a computer peripheral device containing an address register, a descrambler, a clock generator, a status and control signal register, an interrupt register, a request register, a number register, a high register for ITRs, the address register register, It is provided with the first information inputs of the status register and control signals, the request register, the high-order register, and is the input and output of the device for connection respectively to the information output of the computer and the first engine. the formation input of the peripheral device, the first information output of the state register and. control - - - - || 10ten 1515 2020 2525 10709 10709 щих сигналов соединен г Иерш.гмм мн- формацион ,гми В14ходами регистра прерываний , регистра запросов, регистра старших разр дов с информационным выходом, регистра числа и  вл етс  выходом устройства дл  подключени  к информационному входу ЭВМ, второй информационный выход и вход чтени  регистра прерыванш  вл ютс  выходом и входом устройства длп подключени  соответственно к входу требовани  прерывани  и к выходу подтверждени  прерьшани  ЭВМ, первьш выход генератора синхроиътульсов  вл етс  выходом устройства дл  подключени  к син хровходу периферийного устройства, вторые информационные выход и вход регистра состо ни  и управл ющих сигналов  вл ютс  выходом и входом устройства дл  подключени  соответственно к управл ющему входу и первому ин- формациошшму выходу периферийного устройства, второй информациоиньй вход регистра запросов  вл етс  вхо- дом устройства дл  подключени  к выходу запроса прерывани  периферийного устройства, вторые информационные вход и выход регистра старш5гх разр дов  вл ютс  входом и выходом устройства дл  подключени  соответственно к BTopbfM информационным выходу и входу периферийного устройства, инфор- мацтюнный вход регистра числа  вл етс  входом устройства дл  подклкгче- ни  к тpeтьe fy информационному выходу периферийного устройства, при этом выход регистра адреса соединен с информационным входом дешифратора, первый выход которого соедшген с разрешающим входом генератора синхроимпульсов , второй выход которого соединен с входом чтени  регистра состо ни  и управл ющих сигналов, вход записи которого соединен с вторым выходом дешифратора, третийнчетвертый выходы которого соединены с вхо- дами записи регистра старших разр дов и регистра запросов, второй информационный выход которого соединен с входом записи регистра прерываний, второй информацион)1ый вход которого соединен с третьим информационным выходом регистра состо ни  и управл ющих сигналов, отличающее- с   тем, что, с целью повышени  быстродействи , в него введен регистр одностороннего маскировани , первые информацион-ные вход и выход которогоA signal is connected to an i-gammnm formation, gmi v14 bycases of the interrupt register, the query register, the high-order register with the information output, the number register and is the output of the device for connection to the computer information input, the second information output and the interrupt register input are the output and input of the device for connecting, respectively, to the input of the interrupt request and to the output of the confirmation of the computer interruption, the first output of the clock pulse is the output of the device for connecting to the sync the peripheral device, the second information output and input of the status register and control signals are the output and input of the device for connection respectively to the control input and the first information output of the peripheral device, the second information input of the query register is the input of the device the peripheral device interrupt request output connections, the second information input and output of the high-order register are input and output devices for connecting respectively To the BTopbfM information output and input of the peripheral device, the information register input of the number register is the device input for connecting the third output to the information output of the peripheral device, while the output of the address register is connected to the information input of the decoder, the first output of which is connected to the generator enable input sync pulses, the second output of which is connected to the reading input of the status register and control signals, the recording input of which is connected to the second output of the decoder, the third to fourth output which are connected to the inputs of the high-order register and the request register, the second information output of which is connected to the input of the record of the interrupt register, the second information) whose first input is connected to the third information output of the state register and control signals, that, in order to increase speed, a unilateral masking register has been entered into it, the first information input and output of which 30thirty 3535 4040 4545 5050 5555 51/410709 - 651/410709 - 6 соединены йоответстпенно с первыми рого соединены соответственно с вто- информационными входом и выходом ре- рыми И формационными выходом и входом гистра состо ни  и управл ющих сигна- регистра одностороннего маскировани , лов, третий информационный вход и . вход записи которого соединен с п - четвертый лшформациоиный выход кото- тым выходом дешифратора,.they are connected, respectively, with the first ones, which are connected to the second-informational input and output respectively by the formational formation and the state history horn and the control signals of the one-way masking register, the third information input and. the recording input of which is connected to p - the fourth formatting output with a decoder output ,. WW rtzJrtzJ /ч/ h ////