SU1409953A1 - Modulation radiometer - Google Patents
Modulation radiometer Download PDFInfo
- Publication number
- SU1409953A1 SU1409953A1 SU843817955A SU3817955A SU1409953A1 SU 1409953 A1 SU1409953 A1 SU 1409953A1 SU 843817955 A SU843817955 A SU 843817955A SU 3817955 A SU3817955 A SU 3817955A SU 1409953 A1 SU1409953 A1 SU 1409953A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- code
- converter
- voltage
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к области радиометрии электромагнитных полей и сигналов , а именно к устройствам дл радиоастрономических наблюдений, радиоизмерений , технической и медицинской диагностики и т.д. Цель изобретени - повьшение точности измерений путем увеличени чувствительности и стабильности. В радиометр, содержащий модул тор 1, усилитель 2, квадра- тичньш детектор 3, фильтр нижних частот 4, регистратор 9, источник эталонного шума 10 и генератор опорного напр жени 11, введены преобразователь 5, накапливающий сумматор 6, формирователь выходного кода 7, выходной регистр 8 и блок управлени 12. В радио- метре эквивалентом посто нной времени усреднени Т вл етс число N значе- . НИИ кода, по которым определ етс среднее. Поскольку в радиометре чис- ло N может быть большим,то и эквивалент-§ на ей величина посто нной времени усреднени Т также может быть достаточно большой,что обеспечивает увеличение чувствительности и стабильности. 1 з.п. ф-лы, 4 ил. (ЛThe invention relates to the field of radiometry of electromagnetic fields and signals, namely, devices for radio astronomy observations, radio measurements, technical and medical diagnostics, etc. The purpose of the invention is to increase measurement accuracy by increasing sensitivity and stability. A radiometer containing modulator 1, amplifier 2, square detector 3, low pass filter 4, recorder 9, reference noise source 10 and reference voltage generator 11 are inserted into converter 5, accumulating adder 6, shaper of output code 7, output the register 8 and the control unit 12. In the radiometer, the equivalent of the constant time of averaging T is the number of N values -. NII code, which is determined by the average. Since in the radiometer the number N can be large, then the equivalent-§ on it the value of the constant time of averaging T can also be quite large, which provides an increase in sensitivity and stability. 1 hp f-ly, 4 ill. (L
Description
QD СПQD SP
0000
10ten
Изобретение относитс к радиометрии электромагнитных полей и сигналов, а именно к устройствам дл радиоастономических наблиздений, радиоизмерений , технической и медицинской диагностики и т.д.The invention relates to the radiometry of electromagnetic fields and signals, namely, devices for radio astronomical observations, radio measurements, technical and medical diagnostics, etc.
Цель изобретени - повьшение точности измерений путем увеличени чувтвительности и стабильности.The purpose of the invention is to increase measurement accuracy by increasing sensitivity and stability.
На фиг. 1 представлена функциональна схема модул ционного радиометра; на фиг. 2 и 3 - эпюры напр жений в ункции времени, по сн ющие работу радиометра} на фиг. А - схема модул -г ционного радиометра, пример исполнени . .FIG. 1 shows a functional diagram of a modulation radiometer; in fig. 2 and 3 are stress plot in time function, explaining the operation of the radiometer} in FIG. A is a diagram of a modulus-based radiometer, an example of execution. .
Модул ционный радиометр содержит последовательно соединенные модул - тор 1, усилит,ель 2, квадратичный де 20 тектор 3, фильтр 4 низких частот, преобразователь 5, накапливающий сум матор 6, формирователь 7 выходного кода, выходной регистр 8 и регистратор 9, а также источник 10 эталон- 25 ного шума, генератор 11 опорного напр жейи и блок 12 управлени .A modulation radiometer contains a serially connected modulator 1, amplify, spruce 2, quadratic de 20 tector 3, low pass filter 4, transducer 5, accumulator sum 6, shaper 7 of the output code, output register 8 and recorder 9, as well as the source 10 reference noise level 25, reference voltage generator 11, and control unit 12.
Сигнальный вход модул тора 1 вл етс входом радиометра, эталонный и опорный входы модул тора 1 подклю- 2Q чены соответственно к выходам источника 10 эталонного шума и генератора 11 опорного напр жени . П ть выходов блока 12 управлени подключены соответственно к синхронизирующему входу преобразовател 5, к первому и второ- му синхронизирующим входам накапливающего сумматора 6, к синхронизирующему входу выходного регистра 8 и к управл ющему входу формировател 7 « выходного кода . Выход генератора 11 опорного «апр жени подключен к опорному входу преобразовател 5.The signal input of the modulator 1 is the input of the radiometer, the reference and reference inputs of the modulator 1 are connected respectively to the outputs of the source 10 of the reference noise and the generator 11 of the reference voltage. Five outputs of control unit 12 are connected respectively to the synchronization input of converter 5, to the first and second synchronization inputs of accumulating adder 6, to the synchronizing input of output register 8 and to the control input of the formating 7 of the output code. The output of the generator 11 of the reference “April” is connected to the reference input of the converter 5.
Преобра зователь 5 образуют фильтр 13 высоких частот, элемент 14 срав- г нени , элемент 15 изменени знака, дополнительный накапливающий сумматор 16, элемент 17 изменени знака и цифроаналоговый преобразователь 18.Converter 5 forms a high-pass filter 13, a comparison element 14, a sign changing element 15, an additional accumulating adder 16, a sign changing element 17, and a digital-to-analog converter 18.
Выход фильтра 13 высоких частот подключен к одному входу элемента 14 сравнени , выход которого соединен с одним входом элемента 15 изменени знака, подсоединенного своим выходом к одному входу дополнительного накапливающего сумматора 16, другой вход которого вл етс синхронизирующим входом преобразовател 5, а выход, вл ющийс выходом преобразовател The output of the high-pass filter 13 is connected to one input of a comparison element 14, the output of which is connected to one input of a sign changing element 15 connected by its output to one input of an additional accumulating adder 16, the other input of which is a synchronization input of converter 5, and the output converter output
3535
5050
00
0 5 0 5
Q « Q "
г g
5five
00
5,подключен к одному входу, элемента 17 изменени знака, выход которого подсоединен через дифроаналоговьй преобразователь 18 к другому входу элемента 14 сравнени , а соединенные вместе другие входы элементов 15 и 17 изменени знака вл ютс опорным входом преобразовател 5,5 is connected to one input, a sign changing element 17, the output of which is connected via a difro-analogue converter 18 to another input of a comparison element 14, and the other inputs of the sign changing elements 15 and 17 connected together are the reference input of a converter 5,
На фиг. 2 обозначены напр жение 19 на выходе генератора 11 опорного напр жени , напр жение 20 на выходе усилител 2, напр жение 21 на выходе фильтра 4 низких частот, напр жение 22 на выходе фильтра 13 высоких частот , напр жение 23 на выходе цифроана- логового преобразовател 18, код 24 на выходе элемента 14 сравнени , код 25 на выходе элемента 15 изменени знака, синхроимпульсы 26 на первом вьйсоде блока 12 управлени , соединенном с синхронизирующим входом дополнительного накапливающего сумматора 16, код 27 на выходе дополнительного накапливающего сумматора 16, код 28 на выходе элемента 17 изменени знака .FIG. 2 denotes the voltage 19 at the output of the generator 11 of the reference voltage, the voltage 20 at the output of the amplifier 2, the voltage 21 at the output of the low-pass filter 4, the voltage 22 at the output of the high-pass filter 13, the voltage 23 at the output of the digital-analog converter 18, code 24 at the output of the comparison element 14, code 25 at the output of the sign changing element 15, clock pulses 26 in the first embodiment of the control unit 12 connected to the clock input of the additional accumulating adder 16, code 27 at the output of the additional accumulating adder 16, d 28 changes sign at the output member 17.
На фиг. 3 обозначены синхроимпуль- сы 29 на первом синхронизирующем входе накапливающего сумматора 6, код 30 на выходе накапливающего сумматораFIG. 3 denotes the sync pulse 29 at the first synchronization input of accumulating adder 6, code 30 at the output of accumulating adder
6,синхроимпульсы 31 на втором синхронизирующем входе накапливающего сумматора 6, синхроимпульсы 32 на синхронизирующем входе выходного регистра 8, код 33 на выходе выходного регистра 8.6, the clock pulses 31 at the second clock input of the accumulating adder 6, the clock pulses 32 at the clock input of the output register 8, the code 33 at the output of the output register 8.
Генератор 11 опорного напр жени предназначен дл формировани напр жени 19 в виде следующих с частотой fg пр моугольных импульсов со скважностью 2.The reference voltage generator 11 is designed to form the voltage 19 in the form of square-wave pulses with a duty cycle 2, which follows at a frequency fg.
Фильтр 4 низких частот предназначен дл предварительной фильтрации и ограничени полосы частот.The low pass filter 4 is intended to prefilter and limit the frequency band.
Частота среза f фильтра 4 низких частот определ етс частотой f, опорного напр жени 19 и типом фильтра. Дл фильтра низких частот первого пор дка со спадом 6 ЭБ на октаву частота среза f определ етс соотношениемThe cutoff frequency f of the low frequency filter 4 is determined by the frequency f, the reference voltage 19 and the type of filter. For a low-pass filter of the first order with a decay of 6 dB per octave, the cut-off frequency f is determined by the ratio
f, M7fo.f, M7fo.
Фильтр 13 высоких частот предназначен дл устранени посто нной составл ющей . Частота среза fj фильтра 13 высоких частот выбираетс исход из услови неискаженной передачи информативного напр жени . Фильтр 13 высоких частот образован разделитель314The high pass filter 13 is designed to eliminate a constant component. The cut-off frequency fj of the high-pass filter 13 is selected based on the condition of undistorted transmission of the informative voltage. A high pass filter 13 is formed by a splitter.
ным конденсатором совместно с входньсм сопротивлением элемента 14 сравнени .together with the input resistance of the reference element 14.
Элемент 14 сравнени предназначен дл формировани одноразр дного- цифрового кода 24, которьй принимает зна чени +1, -1. Значению +1 кода на выходе элемента 14 сравнени соответствует уровень логической единицы, а значению -1 - уровень логического нул .Comparison element 14 is intended to form a one-bit single-digit code 24, which takes values of +1, -1. The value of +1 code at the output of the comparison element 14 corresponds to the level of a logical unit, and the value of -1 corresponds to the level of logical zero.
Элемент 15 изменени знака предназначен дл формировани кода 25 и представл ет собой элемент ИСКЛЮЧАЮЩЕЕ ИЛИ.The character change element 15 is intended to form code 25 and is an EXCLUSIVE OR element.
Накапливающий сумматор 16 предназначен дл формировани .кода 27 и реализован в виде элемента НЕ 34, двух элементов И 35 и 36 и реверсивного счетчика 37.The accumulating adder 16 is designed to form code 27 and is implemented as an element HE 34, two elements 35 and 36, and a reversible counter 37.
Элемент 17 изменени знака предназначен дл формировани кода 28 и вьшолнен в виде блока 38 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и комбинационного сумматора 39.The sign changing element 17 is designed to form a code 28 and is executed as a block of 38 EXCLUSIVE OR elements and a combination adder 39.
Разр дность цифроаналогового преобразовател 18 выбрана такой, чтобы максимальный уровень напр жени на ег выходе превышал по абсолютной величине максимальное значение напр жени на выходе фильтра 13 высоких частот. Напр жение JU на выходе цифроаналого- |Вого преобразовател 18, соответствующее младшему разр ду двоичного кода на его входе, и средн мощность Р напр жени U, на выходе фильтра 13 высоких, частот св заны соотношением &М (0,14±0,02)УР.The digit-to-analog converter 18 is chosen such that the maximum voltage level at its output exceeds in absolute value the maximum voltage value at the output of the high-pass filter 13. The voltage JU at the output of the digital-analogue | Vogo converter 18, corresponding to the youngest bit of the binary code at its input, and the average power P of the voltage U, at the output of the filter 13 are high, the frequencies are related by the ratio amp M (0.14 ± 0, 02) UR.
Накапливающий сумматор 6 выполнен в виде комбинационного сумматора 40 и регистра 41, разр дность которых больше разр дности цифроаналогового преобразовател 18 на величину , где М - максимальное число на капливаемых значений кода 27 с выхо- .да преобразовател 5.The accumulating adder 6 is made in the form of a combinational adder 40 and register 41, the size of which is greater than the size of the digital-to-analog converter 18 by the value, where M is the maximum number for the accumulated code values 27 from the output of the converter 5.
Формирователь 7 выходного кода предназначен дл делени цифрового кода 30 с выхода накапливающего сумматора 6 на N и выполнен в виде мультиплексора 42 и шифратора 43. В данном исполнении число N накапливаемых значений кода 27 может принимать только значени из р да 1,2,4,8,16,The output code generator 7 is designed to divide the digital code 30 from the output of accumulating adder 6 into N and is designed as a multiplexer 42 and an encoder 43. In this version, the number N of accumulated values of code 27 can take only values from the row 1,2,4,8 ,sixteen,
32,..., т.е. N 2 0,1,2,3,4,.... При этом операци делени цифрового кода на N св9Дитс к сдвигу цифрового кода на п разр дов в сторону младшего разр да.32, ..., i.e. N 2 0,1,2,3,4 .... In this case, the operation of dividing a digital code by N svdits to shift the digital code by n bits in the direction of the younger bit.
Q Q
5five
00
5five
о about
Q е Q f
5five
00
5five
53 453 4
Блок 12 управлени предназначен дл формировани синхроимпульсов 26 с частотой ЕО и синхроимпульсов 31 с частотой f5, величина которой определ етс из услови f3 (628t60)fi (735t70)f5, синхроимпульсов 29 и 32 с частотой f, величина которойControl unit 12 is designed to form sync pulses 26 with a frequency EO and sync pulses 31 with a frequency f5, the value of which is determined from the condition f3 (628t60) fi (735t70) f5, sync pulses 29 and 32 with a frequency f, the value of which
определ етс из услови f -г .determined from the condition f - r.
т Nt n
и формировани цифрового кода числа N.and forming the digital code of the number N.
Блок 12 управлени содержит генератор 44 тактовых импульсов, элемент И 45, реверсивный счетчик 46 с предустановкой, два формировател 47 и 48, элемент НЕ 49, два переключател 50 и 51 и инверторы 52.The control unit 12 comprises a clock pulse generator 44, an AND element 45, a reversible counter 46 with a preset, two drivers 47 and 48, a HE element 49, two switches 50 and 51, and inverters 52.
Модул ционный радиометр работает следующим образом.The modulation radiometer operates as follows.
Измер емый шумовой сигнал поступает на сигнальный вход модул тора 1. На эталонный вход подаетс шумовой сигнал с источника 10 эталонного шума . На опорный вход модул тора 1 по- ступает напр жение 19 в виде следующих с частотой fp пр моугольных импульсов Со скважностью 2 с выхода генератора 11 опорного напр жени . В первую половину периода напр жени 19 на выходе модул тора 1 присутствует измер емый шумовой сигнал, а во вторую половину периода - эталонный шумовой сигнал с выхода источника 10 эталонного шума. Усилитель 2 осуществл ет усиление сигнала (20) с выхода модул тора 1. Квадратичный детектор 3 формирует напр жение, пропорциональное мощности сигнала на его входе. Фильтр 4 низких частот с часто- той среза f осуществл ет ограничение полосы частот. На выходе фильтра 4 низких частот присутствует аддитивна смесь 21 информативного напр жени и напр жени , обусловленного шумовой природой измер емых сигналов , а также собственными шумами усилител 2 и квадратичного детектора 3. При этом информативное напр жение синхронно с напр жением 19, а амплитуда его пропорциональна-, разности мощностей измер емого и эталонного шумов. Фильтр 13 высоких частот, включенный на входе преобразовател 5, осуществл ет устранение посто нной составл ющей напр жени 21. Напр жение 22 поступает на первый вход элемента 14 сравнени . Элемент 14 ораввторой вход элемента 14 сравнени . Если текущее значение напр жени 22 на одном входе элемента 14 сравнени больше напр жени 23 на другом входе элемента 14 сравнени , то с приходом каждого си1-гхронизирующего импульса 26 накапливающи й сумматор 16 увеличивает на 1 значение выходного кода 27, При этом цнфроаналоговый преобразователь 18 увеличивает напр жение 23 на величину /JU, соответствующую мпадшему разр ду двоичного кода на его входе. Если текущее значение на- f5 пр жени 22 меньше напр жени 23, то с приходом каждого синхронизирующего импульса 26 накапливающий сумматор 16 уменьшает на 1 значение выходного кода 27, при этом цифроаналоговый преобразователь 18 уменьшает напр жение 28 На величину U, соответствующую младшему разр ду двоичного кода на его входе. В результате формируемый накапливающим сумматором 16 код 27The measured noise signal is fed to the signal input of the modulator 1. A noise signal from the source 10 of the reference noise is supplied to the reference input. Voltage 19 is supplied to the reference input of the modulator 1 in the form of rectangular pulses with a frequency of fp With a duty cycle 2 from the output of the generator 11 of the reference voltage. In the first half of the period of voltage 19, the measured noise signal is present at the output of the modulator 1, and in the second half of the period is the reference noise signal from the output of the source 10 of the reference noise. Amplifier 2 amplifies the signal (20) from the output of the modulator 1. A quadratic detector 3 generates a voltage proportional to the signal power at its input. The low-pass filter 4 with cut-off frequency f limits the frequency band. The output of the low-pass filter 4 contains an additive mixture of 21 informative voltages and voltages due to the noise nature of the measured signals, as well as the intrinsic noise of amplifier 2 and quadratic detector 3. In this case, the informative voltage is synchronous with voltage 19, and its amplitude is proportional to -, power difference between measured and reference noise. The high-pass filter 13 connected at the input of the converter 5 performs the elimination of the constant component of the voltage 21. The voltage 22 is fed to the first input of the comparison element 14. Element 14 is the second input of comparison element 14. If the current value of voltage 22 at one input of comparator 14 is greater than the voltage 23 at the other input of comparator 14, then with the arrival of each s1-clock pulse 26, the accumulating adder 16 increases by 1 the value of output code 27, while the analog converter 18 increases voltage 23 by the value of / JU corresponding to the best bit of binary code at its input. If the current value of the f5 of the voltage 22 is less than the voltage 23, then with the arrival of each clock pulse 26, the accumulating adder 16 decreases by 1 the value of the output code 27, while the digital-to-analog converter 18 reduces the voltage 28 By the value U corresponding to the youngest bit in the binary code at its entrance. As a result, formed by accumulating adder 16 code 27
2020
нени фop иpyeт одноразр дный цифровой код 24 в соответстви с соотношением текущих значений напр жени 22 и напр жени 23, поступающего на вто- |рой вход элемента 14 сравнени . Если Текущее значение напр жени 22 на первом входе элемента 14 сравнени больше ,чем значение напр жени 23 на его втором входе, то одноразр дный циф- Q ровой код 24 на выходе элемента 14 сравнени принимает значение +1. Если текущее значение напр жени 22 меньше значени напр жени 23, то цифровой код 24 на выходе элемента 14 сравнени принимает значение -1. Цифровой код 24 подаетс на вход эле- меАта 15 изменени знака, на опорный вход которого поступает напр жение 19 с выхода генератора 11 опорного напр жени .The results of a single-digit digital code 24 in accordance with the ratio of the current values of voltage 22 and voltage 23 supplied to the second input element 14 of the comparison. If the Current value of voltage 22 at the first input of the comparison element 14 is greater than the value of the voltage 23 at its second input, then the one-digit digital Q code 24 at the output of the comparison element 14 takes the value +1. If the current value of voltage 22 is less than the value of voltage 23, then digital code 24 at the output of reference element 14 takes the value -1. Digital code 24 is applied to the input of the sign-changing element 15, to the reference input of which voltage 19 comes from the output of the generator 11 of the reference voltage.
При поступл ении первого полупериода напр жени 19 на опорный вход элемента 15 изменени знака на его выходе формируетс код 25, значени ко- 25 измен етс так, что разность между торого повтор ют значени кода 24. текущими значени ми напр жений 22 иWhen the first half-period of voltage 19 arrives at the reference input of the element 15 of the sign change, a code 25 is formed at its output, the values of the code 25 change so that the difference between the two repeats the code values 24. the current values of the voltages 22 and
23 уменьшаетс . После поступлени нескольких синхронизирующих импульсов 26 на оинхронизирующий вход на- 30 капливающего сумматора 16 разность между текущими значени ми напр жений 22 и 23 уменьшаетс до величины, меньшей напр жени /J и, соответствующего одному мпадшему разр ду цифрового кода на входе цифроаналогового преобразовател 18. Разность между текущими значени ми напр жений 22 и 23 уменьшаетс до минимальной величины при поступлении одного импульса 26, если дое следующее значение выходного кода значени частоты f следовани син- (27 на единицу больше предьщущего, ее- хронизирующих импульсов 26 и напр же- ли на входах элемента 14 сравнени напр жение 22 больше напр жени 23, :и каждое следующее значение вькодного |кода 27 на единицу меньше предьщущего , если напр жение 22 меньше напр жени 23. Цифровой код 27 поступает на входы элемента 17 изменени знака и накапливающего сумматора 6. Элемент 17 изменени знака при поступлении на опорный вход первого полупериода напр жени 19 осуществл ет формирование кода 28, знач ени которого повто- 1р ют значени кода 27. Код 28 посту- |пает на вход цифроаналогового преобКод 25 поступает на информационный вход накапливающего сумматорЗ 16, на синхронизирующий вход которого подаютс синхронизирующие импульсы 26 с частотой fj С первого выхода блока 12 управлени . При поступлении каждого синхронизирующего импульса 26 на- капливаюш й сумматор 16 осуществл ет сложение текущего значени кода 25 с текущим значением своего выходного кода 27, при этом на-выходе накапли- вающего сумматора 16 формируетс новое значение цифрового кода 27. Каж3523 decreases. After several synchronization pulses 26 arrive at the synchronization input of the accumulating adder 16 of the accumulator 16, the difference between the current values of voltages 22 and 23 is reduced to a value less than the voltage of / J and corresponding to one MPD digit of the digital code converter 18. Difference between the current values of voltages 22 and 23 is reduced to the minimum value when one pulse 26 is received, if the next value of the output code is the value of the frequency f of the syn- theme (27 per unit greater than The preceding, its chroning pulses 26 and the voltage at the inputs of the comparison element 14 are 22 greater than the voltage 23, and each subsequent value of the 27 code 27 is one less than the preceding one if the voltage 22 is less than the voltage 23. Digital code 27 enters the inputs of the sign change element 17 and the accumulating adder 6. The sign change element 17, when the voltage of the first half period arrives at the reference input 19, generates a code 28, the values of which repeat the code value 27. The code 28 receives to input digital analog The pre-code 25 is fed to the information input of the accumulator Z3, the synchronization input of which is supplied by the clock pulses 26 at a frequency fj From the first output of the control unit 12. When each synchronizing pulse 26 arrives, the accumulating adder 16 adds the current value of code 25 to the current value of its output code 27, and a new value of digital code 27 is formed at the output of the accumulating adder 16.
ни зи, соответствующего младшему разр ду входного кода цифроаналогового преобразовател 18, выбраны сле45 дующим образом /3U (О, l4tO,02)YP;The following corresponding to the low-order bit of the input code of the D / A converter 18 is selected in the following way: / 3U (О, l4tO, 02) YP;
fj (628±60)f, (735t70)fo. При этом значение кода 27 на выходе накапливающего сумматора 16, т.е. на выходе преобразовател 5, эквивалентно текущему значению напр жени 22 на первом входе элемента 14 сравнени , а среднее значение кода 27 эк- .вивалентно среднему значению напр жени 22, равному значению его информативной компоненты. fj (628 ± 60) f, (735t70) fo. The value of the code 27 at the output of the accumulating adder 16, i.e. at the output of converter 5, is equivalent to the current value of voltage 22 at the first input of reference element 14, and the average value of code 27 is equivalent to the average value of voltage 22 equal to the value of its informative component.
5050
5555
разовател 18, который преобразует значени цифрового кода 28 в текущие значени эквивалентного аналогового напр жени 23, которое поступает наThe generator 18, which converts the values of the digital code 28 to the current values of the equivalent analog voltage 23, which is supplied to
второй вход элемента 14 сравнени . Если текущее значение напр жени 22 на одном входе элемента 14 сравнени больше напр жени 23 на другом входе элемента 14 сравнени , то с приходом каждого си1-гхронизирующего импульса 26 накапливающи й сумматор 16 увеличивает на 1 значение выходного кода 27, При этом цнфроаналоговый преобразователь 18 увеличивает напр жение 23 на величину /JU, соответствующую мпадшему разр ду двоичного кода на его входе. Если текущее значение на- пр жени 22 меньше напр жени 23, то с приходом каждого синхронизирующего импульса 26 накапливающий сумматор 16 уменьшает на 1 значение выходного кода 27, при этом цифроаналоговый преобразователь 18 уменьшает напр жение 28 На величину U, соответствующую младшему разр ду двоичного кода на его входе. В результате формируемый накапливающим сумматором 16 код 27the second input of the reference element 14. If the current value of voltage 22 at one input of comparator 14 is greater than the voltage 23 at the other input of comparator 14, then with the arrival of each s1-clock pulse 26, the accumulating adder 16 increases by 1 the value of output code 27, while the analog converter 18 increases voltage 23 by the value of / JU corresponding to the best bit of binary code at its input. If the current value of voltage 22 is less than voltage 23, then with the arrival of each clock pulse 26, accumulative adder 16 decreases by 1 the value of output code 27, while digital-to-analog converter 18 decreases voltage 28 by the value of U corresponding to the lower bit of binary code at his entrance. As a result, formed by accumulating adder 16 code 27
измен етс так, что разность между текущими значени ми напр жений 22 иchanges so that the difference between the current values of voltages 22 and
23 уменьшаетс . После поступлени нескольких синхронизирующих импульсов 26 на оинхронизирующий вход на- 0 капливающего сумматора 16 разность между текущими значени ми напр жений 22 и 23 уменьшаетс до величины, меньшей напр жени /J и, соответствующего одному мпадшему разр ду цифрового кода на входе цифроаналогового преобразовател 18. Разность между текущими значени ми напр жений 22 и 23 уменьшаетс до минимальной величины при поступлении одного импульса 26, если значени частоты f следовани син- хронизирующих импульсов 26 и напр же- 23 decreases. After several synchronization pulses 26 arrive at the synchronization input of the accumulator adder 16, the difference between the current values of voltages 22 and 23 decreases to a value less than the voltage / J and corresponding to one MPD digit of the digital code at the input of the digital-analog converter 18. The difference between the current values of voltages 22 and 23 is reduced to the minimum value when a single pulse 26 is received, if the values of the frequency f of the synchronization pulses 26 and the voltage
ни зи, соответствующего младшему разр ду входного кода цифроаналогового преобразовател 18, выбраны сле5 дующим образом /3U (О, l4tO,02)YP;The lower one corresponding to the low-order bit of the input code of the D / A converter 18 is selected as follows: 3U (О, l4tO, 02) YP;
fj (628±60)f, (735t70)fo. При этом значение кода 27 на выходе накапливающего сумматора 16, т.е. на выходе преобразовател 5, эквивалентно текущему значению напр жени 22 на первом входе элемента 14 сравнени , а среднее значение кода 27 эк- .вивалентно среднему значению напр жени 22, равному значению его информативной компоненты.fj (628 ± 60) f, (735t70) fo. The value of the code 27 at the output of the accumulating adder 16, i.e. at the output of converter 5, is equivalent to the current value of voltage 22 at the first input of reference element 14, and the average value of code 27 is equivalent to the average value of voltage 22 equal to the value of its informative component.
00
5five
При поступлении второго полуперио- да напр жени 19 на опорный вход элемента 15 изменени знака на его входе формируетс код 25, которьш имеет значение +1, если код 24 имеет значение -1, и наоборот. Накапливающий сумматор 16 осуществл ет сложение текущего значени кода 25 с текущим значением своего выходного кода 27, при этом формируетс новое „значение кода 27. При поступлении второго полупериода напр жени 19 на опорный вход элемента 17 изменени знака на его выходе формируетс код 28, значени которого равны значени м кода 27 с противоположным знаком. Цифроаналоговьй преобразователь 18 преобразует значени цифрового кода 28 в текущие значени эквивалентного аналогового напр жени 23. Поскольку элементы 15 и 17 изменени знака дважды мен ют знак , то сигнал 23 следит за изменени ми сигнала 22 так же, как при поступлении на опорные входы элементов 15 и 17 изменени знака первого полупериода напр жени 19. Однако при этом значени кода 27 на выходе преобразовател 5 вл ютс цифровыми эквивалентами вз тых с противоположным зйаком текущих значений напр жени 22, а среднее значение кода 27 вл етс эквивалентом вз того с противоположным знаком среднего значени 22, т.е. значени информативной компоненты напр жени 22.When the second half-period voltage 19 arrives at the reference input of the sign change element 15, a code 25 is formed at its input, which has a value of +1, if code 24 has a value of -1, and vice versa. The accumulating adder 16 adds the current value of code 25 to the current value of its output code 27, and a new code value 27 is formed. When the second half-period of voltage 19 arrives at the reference input of the sign change element 17, a code 28 is generated at its output equal to code 27 with the opposite sign. The digital-to-analog converter 18 converts the values of digital code 28 to the current values of the equivalent analog voltage 23. Since the elements 15 and 17 of the sign change twice change sign, the signal 23 monitors the changes of the signal 22 in the same way as it arrived at the reference inputs of the elements 15 and 17 changes the sign of the first half period of voltage 19. However, in this case, the values of code 27 at the output of converter 5 are digital equivalents of the current values of voltage taken from opposite side of voltage 22, and the average value of code 27 is kvivalentom taken with the opposite sign of the average value of 22, i.e., the values of the informative voltage component 22.
Поскольку во втором полупериоде напр жени 19 генератора 11 опорного напр жени информативна компонента напр жени 22 равна по величине, но противоположна по знаку информативной компоненте напр жени 22 в первый полупериод напр жени 19, то средние значени кода 27 на выходе преобразовател 5 в первый и второй полупериоды напр жени 19 равны между собой и эквивалентны информативной компоненте напр жени 22 в первый по- лупериод напр, жени 19.Since in the second half-period the voltage 19 of the generator 11 of the reference voltage, the informative component of the voltage 22 is equal in magnitude but opposite in sign to the informative component of the voltage 22 in the first half-period of voltage 19, the average code values 27 at the output of the converter 5 into the first and second voltage half-periods 19 are equal to each other and are equivalent to the informative component of voltage 22 in the first half of the voltage 19.
Значени цифрового кода 27 с выхода накапливающего сумматора 16, т.е с выхода преобразовател 5, поступают на вход накаплинзкщего сзгмматора 6. На первый синхронизирующий вход накапливающего сумматора 6 поступают следующие с частотой 4импульсы 29. Частота 4 следовани импульсов 19 и частота fj следовани импульсов 26 св заThe values of the digital code 27 from the output of accumulating adder 16, i.e. from the output of converter 5, are fed to the input of accumulator czgmmator 6. The first clock input of the accumulating adder 6 receives the following 4 pulses 29. The frequency 4 of the pulse followed 19 and the frequency fj of the pulse following 26 sv for
. .
ны соотношением t X, -г.-. , Nby the relation t X, -H .-. N
При поступлении каждого импульса 2 накапливающий сумматор 6 устанавливаеUpon receipt of each pulse 2 accumulating adder 6 set
1one
99539953
8eight
00
5five
нулевое значение выходного кода 30. После поступлени каждого импульса 29 . на первый синхронизирующий вход накапливающего сумматора 6 на второй его синхронизирующий вход поступают еле-, дующие с частотой f N импульсов 31. При поступлении аждого импульса 31 накапливаю11(ий сумматор 6 осуществл ет суммирование текущего значени кода 27 с текущим значением выходного кода 30, при этом образуетс новое значение выходного кода 30. После поступлени на второй синхронизирую- д щий вход N импульсов 31 на выходе на- каплийакщего сумматора 6 образуетс значение кода 30: код (30) .zero value of output code 30. After each pulse arrives 29. at the first sync input of accumulating adder 6, the second sync input receives only those blowing with frequency f N pulses 31. Upon receipt of each impulse 31 accumulates 11 (the second adder 6 performs summation of the current code value 27 with the current value of output code 30, while A new value of the output code 30 is formed. After the second synchronizing input is received at the second N input of pulses 31, the value of the code 30 is formed at the output of the accumulator 6: code (30).
Г1G1
. 2, кодов(27) ,где N-число значений. 2, codes (27), where N is the number of values
кода 27,которым определ етс среднее.code 27, which determines the average.
Значени кода 30 поступают на вход формировател 7 выходного кода на управл ющий вход которого подаетс цифровой код числа N. Формирователь The values of code 30 are fed to the input of the imaging unit 7 of the output code to the control input of which the digital code of the number N is supplied.
7осуществл ет деление значений входного кода 30 на N. В результате формируютс значени выходного кода, которые подаютс на вход выходного регистра 8. На синхронизирующий вход7 realizes the division of the values of the input code 30 by N. As a result, the values of the output code are formed, which are fed to the input of the output register 8. To the sync input
выходного регистра 8 с частотой f поступают импульсы 32, причем каждьй импульс 32 формируетс блоком 12 управлени после формировани каждой последовательности из N импульсов 31 и перед формированием каждого импульса 29. При поступлении каждого импульса 32 выходной регистр 8 запоминает текущее значение кода 30. В результате выходной регистр 8 вьщел ет из значений кода,30 только те, которые формируютс при поступлении каждого N-ro импульса 31 на второй синхронизирующий вход накапливающего сумматора 6. При этом на выходе выходного регистраoutput register 8 with frequency f, pulses 32 are received, and each pulse 32 is generated by control unit 12 after forming each sequence of N pulses 31 and before forming each pulse 29. When each pulse 32 arrives, output register 8 remembers the current code value 30. As a result, register 8 removes code values, 30 only those that are formed when each N-ro pulse 31 arrives at the second clock input of accumulating adder 6. At the same time, the output of the output register
8присутствует значение выходного кода 33, представл ющее собой среднее значение кода 27, пропорциональное информативной компоненте напр жени 22:8 there is a value of output code 33, which is an average value of code 27, proportional to the informative component of voltage 22:
код (28) Ncode (28) N
код (33) - --ЕКОД (27),code (33) - - ECODE (27),
00
5five
00
5five
00
NN
NN
В модул ционных радиометрах одной из характеристик, определ ющих чувст- витальность и точность измерений, вл етс посто нна времени усреднени Т. В,предлагаемом радиометре эквивалентом посто нной времени усреднени Т вл етс число N значений ,In modulation radiometers, one of the characteristics that determine sensitivity and accuracy of measurements is the constant of averaging time T. In the proposed radiometer, the equivalent of a constant time of averaging T is the number N of values
ода 27, по которым определ етс сред |нее. Посто нна времени усреднени |Г и число N св заны соотношением Т 1 N/fj . Поскольку в предлагаемом мо- |з;ул ционном радиометре число N может ыть сколько угодно большим, то и |Эквивалентна ей величина посто нной :зремени усреднени Т также может быть сколь угодно большой. Это обес- нечивает повышение чувствительности, а следовательно, и точности измерений 33 сравнении с известньми .устройствами ;з которых увеличению посто нной вре- иени Т пр.еп тствует низка стабиль- .иость традиционных синхронных детекторов и интеграторов.Code 27, which is determined by the average. The constant averaging time | Γ and the number N are related by the relation T 1 N / fj. Since, in the proposed mobility radar meter, the number N can be as many as desired, it is equivalent to its constant value: the average time T can also be arbitrarily large. This makes it possible to increase the sensitivity and, consequently, the accuracy of measurements 33 compared to well-known devices, for which an increase in the constant time T is not as stable as traditional synchronous detectors and integrators.
При исполнении модул ционного радиометра согласно фиг. 4 формирование кода 27 накапливающий сумматор 16 (Зсуществл ет следующим образом.When performing a modulation radiometer according to FIG. 4 generation of code 27 accumulating adder 16 (Realized as follows.
Синхронизирующие импульсы 26 с первого выхода блока 12 управлени поступают через элементы И 35 и 36 на учетные входы +t, -1 реверсивно- го счетчика 37 в зависимости от сиг- пала на выходе элемента 15 изменени :така. Если на выходе элемента 15 изменени знака присутствует уровень логической единицы, то синхроимпульсы :J6 проход т через элемент И 35 на иход +1 реверсивного счетчика 37. Через элемент И 36 синхроимпульсы не проход т, так как на его второй }ход поступает уровень логического нул с выхода элемента НЕ 34. Если на иыходе элемента 15 изменени знака присутствует уровень логического нул , то синхроимпульсы 26 проход т через элемент И 35 на вход -1 ревер- сивного счетчика 37. Через элемент 1JI 35 синхроимпульсы 26 не проход т, Т& результате с приходом каждого син- сроимпульса 26 код 27 на выходе реверсивного счетчика 37 либо увеличи- йаетс на 1, либо уменьшаетс на 1.The synchronizing pulses 26 from the first output of the control unit 12 are fed through the elements 35 and 36 to the accounting inputs + t, -1 of the reversing counter 37, depending on the signal at the output of the change element 15: such. If at the output of element 15 a change in the sign is present the level of the logical unit, then the sync pulses: J6 passes through the AND 35 element to the +1 +1 reversing counter 37. The And 36 element does not pass the sync pulses, since the second level goes to its second} from the output of the HE element 34. If the logical zero level is present on the output of the change sign element 15, then the clock pulses 26 pass through the AND gate 35 to the -1 input of the reversible counter 37. The clock pulses 26, 1 JI 35, do not pass, T & As a result, with the arrival of each sync pulse 26, the code 27 at the output of the reversible counter 37 either increases by 1 or decreases by 1.
Формирование кода 28 элемент 17 1| зменени знака осуществл ет следую- 1|5им образом. В первый полупериод на- (р жение 19 имеет уровень логическо- fo нул , поэтому выходное напр жение ;|саждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 38 имеет тот же уровень, что и входное Напр жение, Выходной код блока 38 Йоступает на первьш вход комбинацион- Цого сумматора 39. Поскольку второй последнего заземлен, а вход пе- J)eHoca имеет уровень логического ну- .tiH то выходной код комбинащонногоCode formation 28 element 17 1 | changing the sign is carried out in the following way. In the first half-period, (19 has a logical-fo zero level, therefore, the output voltage; | each EXCLUSIVE OR 38 element has the same level as the input voltage, the output code of the block 38 enters the first input of the combinator 39. Since the latter last is grounded, and the input is J) eHoca has a logic level of .tiH, then the output code of the
g g
о about
5 о о g 5 o o g
п р. etc.
5five
сумматора 39 равен коду на его первом входе. Во второй- полупйриод напр жение 19 имеет уровень логической единицы, поэтому выходное напр жение с каждого элемента ИСКШЧАЮЩЕЕ ИЛИ блока 38 имеет уровень, противоположный уровню входного напр жени , т.е. если на входе блока 38 присутствует уровень логического нул , то на его выходе имеетс уровень логической единицы, и наоборот. Выходной код блока 38 поступает на первый вход комбинационного сумматора 39. Поскольку на вход переноса поступает уровень логической единицы, то выходной код комбинационного сумматора 39 на 1 больше кода на его первом входе. Преобразование кода блоками 38 и 39 эквивалентно изменению знака цифрового кода 27 на противоположньй.adder 39 is equal to the code at its first input. In the second half-period, voltage 19 has a level of logical one, therefore, the output voltage from each element EXCESSING OR block 38 has a level opposite to the input voltage level, i.e. if a logical zero level is present at the input of block 38, then there is a logical one level at its output, and vice versa. The output code of the block 38 enters the first input of the combinational adder 39. Since the level of the logical unit arrives at the transfer input, the output code of the combinational adder 39 is 1 greater than the code at its first input. Converting the code in blocks 38 and 39 is equivalent to changing the sign of the digital code 27 to the opposite.
Накапливаюш 1Й сумматор 6 работает следующим образом.Accumulating 1Y adder 6 works as follows.
При поступлении на R-вход сброса регистра 41, т.е. на первый синхронизирующий вход накапливающего сумматора 6, каждого импульса 29 на выходе регистра 41 по вл етс нулевое значение кода 30. При поступлении на синхронизирующий С-вход регистра 41, т.е. на второй синхронизирующий вход накапливающего сумматора 6, каждого импульса 31 на выход регистра 41 поступает значение кода с его D-входа, На D-вход регистра 41 код поступает с выхода комбинационного сумматора 40. На В-вход комбинационного сумматора 40 подаетс цифровой код с выхода регистра 41. При этом значение выходного кода комбинационного сумматора 40 равно сумме текущего значени входного кода накапливающего сумматора 6, поступающего на А-вход комбинационного -сумматора 40, и текущего значени выходного кода регистра 41. Таким образом, при поступлении каждого импульса 31 на синхронизирующий С- вход регистра 41 на его выходе,а следовательно , и на выходе всего накапливающего сумматора 6 по вл етс цифровой код 30, значение которого равно сумме текущего значени входного кода 27 и предыдущего значени выходного кода 30.When entering the R-input reset register 41, i.e. At the first synchronizing input of accumulating adder 6, each pulse 29 at the output of register 41 appears zero code 30. When it arrives at the synchronizing C-input of register 41, i.e. The second clock input accumulating adder 6, each pulse 31 to the output of the register 41 receives the code value from its D-input. The D-input of the register 41 receives the code from the output of the combinational adder 40. The B-input of the combinational adder 40 receives the digital code from the output register 41. The value of the output code of the combinational adder 40 is equal to the sum of the current value of the input code of accumulating adder 6 arriving at the A input of the combinational -cumulator 40, and the current value of the output code of the register 41. Thus, receipt of each pulse at the input 31 of register 41 synchronizing C at its output, and hence only the output of the accumulator 6 is a digital code 30, the value of which equals the sum of the current input code values 27 and the previous value of the output code 30.
Формирование выходного кода форми- .рователем 7 осуществл етс следующим образом.Код 30 свькода накапливающего сумматора 6 поступает на все входы данных мультиплексора 42, прии140The generation of the output code by the generator 7 is carried out as follows. The code 30 of the code of accumulating adder 6 is fed to all data inputs of the multiplexer 42, received
чем на каждый из входов данных мультиплексора 42 входной код 30 поступает с различным сдвигом в сторонуthan to each of the data inputs of the multiplexer 42, the input code 30 comes with a different shift towards
младшего разр да. В результате на раз ных входах данных мультиплексора 42younger bit As a result, at different data inputs of the multiplexer 42
присутствует входной код 30, поделенный на разные числа из р да 1,2,4,8, 16,,... Мультиплексор 42 передает на выход формировател 7 выходного ко- да цифровой код с одного из своих входов данных в зависимости от кода, который поступает на А-вход адреса муль there is an input code 30, divided into different numbers from the row 1,2,4,8, 16 ,, ... ... The multiplexer 42 transmits to the output of the imaging unit 7 of the output code a digital code from one of its data inputs depending on the code, which arrives at the A-input address of the mul
логического.нул ,так как содержимое регистра реверсивного счетчика 46 становитс равным коду, поступающему на D-вход реверсивного счетчика 46 с выхода элемента НЕ 34, а значение этого кода равно N и больше 0. Выходное напр жение рёверсивного счетчика . 46 поступает на вход элемента НЕ 49. С выхода элемента НЕ 49 уровень логической единицы поступает на второй вход элемента И 45 и разрешает прохождение импульсов 26 с его первого входа на вход -1 реверсивного счеттиплексора 42. На вход шифратора 43, т.е. на управл ющий вход формировате- 15 чика 46. С выхода элемента И 45 син- л 7 выходного кода, поступает цифро- хроимпульсы 31 также поступают на вой код числа N. Шифратор 43 преобра- второй синхронизирующий вход накап- зует этот код в выходной код, значе-ливающего сумматора 6. С приходом кажние которого равно номеру того входадого импульса на вход -1 содержиданных мультиплексора 42, на который 20 мое регистра реверсивного счетчика входной код 30 поступает со сдвигом на logjN разр дов в сторону младшего разр да. Выходной код шифратора 43 поступает на А-вход адреса мультиплексора 42. В результате выходной код формировател 7 выходного кода представл ет собой входной код 30, сдвинутый на разр дов в сторо46 уменьшаетс на 1. После поступлени N импульсов содержимое реверсивного счетчика 46 уменьшаетс до О и на его выходе по вл етс уровень логи25 ческой единицы. При этом на выходе элемента НЕ 49 по вл етс уровеньlogical. because the content of the register of the reversible counter 46 becomes equal to the code that enters the D input of the reversible counter 46 from the output of the HE 34 element, and the value of this code is N and greater than 0. The output voltage of the reversible counter. 46 arrives at the input of the element NOT 49. From the exit of the element NO 49, the level of the logical unit arrives at the second input of the element I 45 and permits the passage of pulses 26 from its first input to the input -1 of the reversing counter multiplexer 42. At the entrance of the encoder 43, i.e. to the control input of the former 46. From the output of the element I 45 of the sin 7 of the output code, the digital pulses 31 are also fed into the code of the number N. The encoder 43 converts the second synchronization input into the output code with a value adder 6. With the arrival each is equal to the number of that input pulse at input -1 contained by multiplexer 42, to which the 20th register of the reversible counter, input code 30 enters with a shift of logjN bits towards the lower bit. The output code of the encoder 43 is fed to the A input of the address of the multiplexer 42. As a result, the output code of the output code generator 7 is the input code 30 shifted by bits in pages 46 by 1. After the arrival of N pulses, the content of the reversible counter 46 is reduced to 0 and at its output a level of logical unit appears. In this case, the output element HE 49 appears
- .логического нул , которьй запрещает прохождение импульсов 26 через элемент И 45 на вход -1 реверсив , ну младшего разр да, что соответствует делению значени входного кода 30 на число N.-. Logic zero, which prohibits the passage of pulses 26 through the element I 45 to the input -1 reversing, well, the least significant bit, which corresponds to dividing the value of the input code 30 by the number N.
Блок 12 управлени работает следующим образом.The control unit 12 operates as follows.
Генератор 44 тактовых импульсов44 clock pulse generator
1212
логического.нул ,так как содержимое регистра реверсивного счетчика 46 становитс равным коду, поступающему на D-вход реверсивного счетчика 46 с выхода элемента НЕ 34, а значение этого кода равно N и больше 0. Выходное напр жение рёверсивного счетчика . 46 поступает на вход элемента НЕ 49. С выхода элемента НЕ 49 уровень логической единицы поступает на второй вход элемента И 45 и разрешает прохождение импульсов 26 с его первого входа на вход -1 реверсивного счетчика 46. С выхода элемента И 45 син- хроимпульсы 31 также поступают на второй синхронизирующий вход накап- ливающего сумматора 6. С приходом кажмое регистра реверсивного счетчика logical. because the content of the register of the reversible counter 46 becomes equal to the code that enters the D input of the reversible counter 46 from the output of the HE 34 element, and the value of this code is N and greater than 0. The output voltage of the reversible counter. 46 arrives at the input of the element NOT 49. From the exit of the element NO 49, the level of the logical unit arrives at the second input of the element 45 and permits the passage of pulses 26 from its first input to the input -1 of the reversible counter 46. From the output of the element 45 the sync pulses 31 arrive at the second synchronizing input of the accumulating adder 6. With the arrival of each register of the reversible counter
46 уменьшаетс на 1. После поступлени N импульсов содержимое реверсивного счетчика 46 уменьшаетс до О и на его выходе по вл етс уровень логической единицы. При этом на выходе элемента НЕ 49 по вл етс уровень46 is decreased by 1. After the arrival of N pulses, the content of the reversible counter 46 decreases to O and the level of a logical unit appears at its output. In this case, the output element HE 49 appears
логического нул , которьй запрещает прохождение импульсов 26 через элемент И 45 на вход -1 реверсивного счетчика 46, Кроме того, уровень логической единицы с выхода реверсивного счетчика 46 возбуждает формирователи 47 и 48, которые вырабатьшают синхроимпульсы 32 и 31 соответственlogical zero, which prohibits the passage of pulses 26 through the element I 45 to the input -1 of the reversible counter 46, In addition, the level of the logical unit from the output of the reversible counter 46 excites the formers 47 and 48, which produce the clock pulses 32 and 31, respectively
формирует с частотой f3 синхроимпуль- g ° этом цикл работы блока 12 упсы 26, Фор1 ирователи 47 и 48 формируют синхронизирующие импульсы 29 и 32 соответственно. Формирователи 47 и 48 возбуждаютс в момент перехода выходного напр жени реверсивного счетчика 46 с уровн логического нул на уровень логической единицы. На вькоде реверсивного счетчика 46 присутствует уровень логического нул , когда содержимое регистра счетчика больше О, и на выходе реверсивного счетчика 46 присутствует уровень логической единицы, когда содержимое регистра счетчика меньше или равно 0. Блок 12 управлени может работать в двух режимах: в ручном и автоматическом , которые задаютс переключателем 50, В ручном режиме блок 12 управлени начинает функционировать с момента подачи оператором импульса на вход Запуск,Этот импульс поступает на V-вход реверсивного счетчика 46, Выходное напр жение реверсивного счетчика 46 принимает значениеforms with a frequency f3 the synchro-impulse of this cycle of operation of the unit 12 opsa 26, Formers 47 and 48 form the synchronizing pulses 29 and 32 respectively. The formers 47 and 48 are energized at the moment when the output voltage of the reversible counter 46 transitions from a logic zero level to a logic one level. In the code of the reversible counter 46 there is a logical zero level when the contents of the counter register are greater than 0, and the output of the reversible counter 46 has a logical one level when the contents of the counter register are less than or equal to 0. Control unit 12 can operate in two modes: manual and automatic , which are set by switch 50. In manual mode, control unit 12 begins to function from the moment an operator gives a pulse to the Start input. This pulse arrives at the V-input of the reversing counter 46, Output April voltage down counter 46 receives the value
равлени заканчиваетс , и схема находитс в таком состо нии до следующего запускающего импульса на входе Запуск. В автоматическом режимеthe line ends and the circuit is in this state until the next trigger pulse at the Start input. In automatic mode
40 сигнал Запуск формируетс автоматически в конце каткдого цикла формирователем 48. Число N устанавливаетс переключателем 51 путем заземлени одного из разр дов щфрового кода,40, a start signal is generated automatically at the end of a cycle by shaper 48. The number N is set by switch 51 by grounding one of the bits of the t-code,
45 Инверторы 52 преобразуют положение переключател 51 в код, состо ш ий из логической единицы в разр де, выбранном переключателем 51, и логических нулей во всех остальных разр дах, В45 Inverters 52 convert the position of the switch 51 to a code consisting of a logical unit to the bit selected by the switch 51, and logical zeros in all other bits, B
50 результате код на выходе группы инверторов 52 может принимать значени 1,2,4,8,16, ,,..50 as a result, the code at the output of a group of inverters 52 can be 1, 2, 4, 8, 16, ,, ..
Использование изобретени обеспе- 55 повьш1ение точности измерений путем повьш1ени чувствительности и стабильности за счет реализации синхронного детектора и интегратора в виде их цифровых эквивалентов.The use of the invention ensures the improvement of measurement accuracy by increasing the sensitivity and stability due to the implementation of a synchronous detector and integrator in the form of their digital equivalents.
равлени заканчиваетс , и схема находитс в таком состо нии до следующего запускающего импульса на входе Запуск. В автоматическом режимеthe line ends and the circuit is in this state until the next trigger pulse at the Start input. In automatic mode
сигнал Запуск формируетс автоматически в конце каткдого цикла формирователем 48. Число N устанавливаетс переключателем 51 путем заземлени одного из разр дов щфрового кода,The start signal is generated automatically at the end of a roll cycle by shaper 48. The number N is set by switch 51 by grounding one of the bits of the tune code,
Инверторы 52 преобразуют положение переключател 51 в код, состо ш ий из логической единицы в разр де, выбранном переключателем 51, и логических нулей во всех остальных разр дах, ВInverters 52 convert the position of the switch 51 to a code consisting of a logical unit to the bit selected by the switch 51, and logical zeros in all other bits, B
результате код на выходе группы инверторов 52 может принимать значени 1,2,4,8,16, ,,..As a result, the code at the output of a group of inverters 52 can be 1,2,4,8,16, ,,, ..
Использование изобретени обеспе- повьш1ение точности измерений путем повьш1ени чувствительности и стабильности за счет реализации синхронного детектора и интегратора в виде их цифровых эквивалентов.The use of the invention ensures measurement accuracy by increasing sensitivity and stability by implementing a synchronous detector and integrator in the form of their digital equivalents.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843817955A SU1409953A1 (en) | 1984-10-17 | 1984-10-17 | Modulation radiometer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843817955A SU1409953A1 (en) | 1984-10-17 | 1984-10-17 | Modulation radiometer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1409953A1 true SU1409953A1 (en) | 1988-07-15 |
Family
ID=21148787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843817955A SU1409953A1 (en) | 1984-10-17 | 1984-10-17 | Modulation radiometer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1409953A1 (en) |
-
1984
- 1984-10-17 SU SU843817955A patent/SU1409953A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 560182, кл. G 01 R 29/08, 1977. Сгсравочник по радиолокации, Т. 4, М., 1978, с. 268, рис. 16. .(54) МОДУЛЯЦИОННЫЙ РАДИОМЕТР.. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4509037A (en) | Enhanced delta modulation encoder | |
US5537113A (en) | A/D or D/A conversion using distribution of differential waveforms to interleaved converters | |
US4929947A (en) | Constant width pulse distribution in a digital to analog converter for serial digital data | |
SU1409953A1 (en) | Modulation radiometer | |
US4926174A (en) | Digital voltmeter | |
JPH1188062A (en) | Digital phase detector | |
US5717349A (en) | Wideband digital peak detector | |
US4438393A (en) | Phase-metering device | |
SU911704A1 (en) | Signal time scale converter | |
SU1693713A1 (en) | Digital phase discriminator | |
SU599335A1 (en) | Digital double-phase sine-shaped signal generator | |
US4068171A (en) | Frequency comparator | |
SU1221614A1 (en) | Method of phase shift-to-digital code conversion | |
RU1817250C (en) | Phase-modulated signal demodulator | |
SU843201A1 (en) | Digital frequency multiplier | |
RU2110145C1 (en) | Linear frequency-modulated signal shaper | |
SU1647918A1 (en) | Frequency-to-code transducer | |
SU687574A1 (en) | Device for measuring the difference between radio pulses phases | |
SU663098A1 (en) | Amplitude modulator with digital control | |
SU1051693A1 (en) | Digital infra-low frequency generator | |
RU2076411C1 (en) | Cesium frequency standard | |
SU1119175A1 (en) | Frequency divider | |
SU881764A1 (en) | Digital function generator | |
SU1741260A1 (en) | Device for digital phase discriminator of pulse trains on unequal frequencies | |
SU1469554A1 (en) | Digital frequency synthesizer |