SU1406498A1 - Анализатор иинтенсивности импульсных помех - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике. Анализатор интенсивности импульсных помех содержит входной блок 1 с вьшр мителем 2 N каналов, включающие пороговые блоки 6. 1-6 ,N, триггеры 7.1-7 ,N, блоки 8.1- 8.N совпадени  и счетчик 9. 1-9.-N импульсов , генератор 3 тактовых импульсов, счетчик 5 времени и блок 4 анализа длительности импульсных помех, электрическа  схема которого дана в описании изобретени . Анализатор имеет повышенную точность измерени  интенсивности импульсных помех за счет анализа длительности действи  импульсной помехи . 1 з.п, ф-лы, 3 ил. i (Л

Description

Изобретение относитс  к электро измерительной технике и может быть использовано дл  проведени  экспуата ционного контрол  характеристик им- пульсньт помех в различных каналах св зи.

Цель изобретени  повьшение точности измерени  интенсивности импульсных помех за счет анализа длиг тельности действи  импульсной помехи

На фиг. изображена функциональна схема предлагаемого анализатора; на фиг,2 - схема блока анализа длительности действи  импульсной помехи; на фиг.З - временна  диаграмма, по сн юща  принцип работы схемы анализа длительности действи  импульсной по- мехи.

Анализатор содержит входной блок 1, выпр митель 2, генератор 3 такто- вьк импульсов, блок 4 анализа длит- Iтельности импульсной помехи, счетчик 5. времени, пороговые блоки 6.1, 6.2 .t.t 6.N, запоминающие триггеры |7.1, 7.2...,7.N, блоки 8.1, 8.2... 8,N совпадений, счетчики 9.1, 9.2.. 9.N импульсов.

Входной блок 1 через выпр митель 2 подключен к входам пороговых бло- ков 6.1, 6.2...,6.N, выходы которых соединены с входами запоминающих триггеров 7.1, 7.2,...,7oN, причем |выход порогового блока 6oN с минимальным порогом анализа также под- ключен к первому входу блока 4 анали за длительности импульсной помехи, : второй вход которого соединен с выходом генератора 3 тактовых импуль- |сов и с входом счетчика 5 времени. Второй выход блока 4 анализа ;тельности импульсной помехи соединен :с входами обнулени  запоминающих триггеров 7.1, 7.2,...,7.N, пр мые Ьыходы которых подключены соответст- |венно к первым входам блоков 8.1, 8,2,0.,,8.N совпадений, а инверсные Ьыходы запоминающих триггеров 7.1, 7,2,,.,,7.N-1 соединены соответственно с вторыми входами блоков сов- падений 8.2, 8.3,...,8.Ы„ Первый вы- Код блока 4 анализа длительности импульсной помехи подключен к третьим входам блоков совпадений 8.1, 8,2,,,, ,8,Ni, выходы которых соедине- ЙЬ1 со счетчиками 9.1, 9,2,...,9,N импульсов.

Блок 4 анализа длительности им- йульсной помехи содержит инвертор 10

5

0 5

О 0 5

5

элемент И (схему совпадени ) П, счетчик 12 и триггеры 13 - 15.

Первый вход блока 4 анализа длительности импульсной помехи подк,- лючен к входу инвертора 10 и тактовому входу триггера 13, пр мой выход которого соединен с вторым входом схемы 11 совпадени , первый бход которой соединен с выходом инвертора 10 и с входом обнулени  счетчика 12, выход переполнени  которого подключен к входу обнулени  триггера 13, инверсный выход которого соединен с тактовым входом триггера 14, пр мой выход которого соединен с первым выходом блока 4 анализа длительности импульсной помехи и информационным входом триггера 15, пр мой выход которого подключен к второму выходу блока 4 длительности импульсной помехи. Ингг -юс- ный выход триггера 15 подключен к входу обнулени  триггера 14. Второй вход блока 4 анализа длительности импульсной помехи соединен с тактовым входом триггера 15 и третьим входом схемы 11 совпадени , выход которой подключен к счетному входу счетчика 12. На информационные входы триггеров 13 и 14 подают напр жени , соответствующие уровню логической единицы.

Анализатор работает следующим образом.

Исследуемый сигнал от канала св зи через входной блок 1 поступает на двухполупериодный выпр митель 2, с выпр мител  2 выпр мленный сигнал, поступает на N пороговых блоков, преобразующих врем  превышени  амплитудой сигнала заданных порогов анализа в импульсы соответствующей длительности . Пороговый блок 6.N с минимальным порогом анализа Uo, отдел ющее импульсные помехи другого вида, управл ет блоком 4 анализа длительности импульсных помех. Генератор 3 тактовых импульсов одновременно управл ет работой счетчика 5 време ни и служит дл  определени  времени окончани  действи  импульсной помехи , дл  чего блок 4 анализа длительности действи  импульсной помехи . мер ет врем  занижени  уровн  помехи под минимальным порогом анализа блока 6.N: если оно будет превьшать половину длительности периода нижней частоты среза канального фильтра.

то следует считать, что действие им пульсной помехи закончилось, если же нет, то воздействие ее продолжаетс . При превьшении амплитудой иьг- пульсной помехи i-ro -порога анализа запоминающие триггеры 7,1, 7„2, .,0,7,1 срабатьгоают по входу устато ние , поэтому дл  формировани  момента окончани  действи  помехи счетчик должен работать непрерьюно в те- - чение времени, равного С Е при этом импульс логического О сбрасывает триггер 13 в нулевое состо ние , устанавливает триггер 14 в состо ние 1 и формирует сигнал Опрос ВИЯ помехи опросньш импульс, вы- ю на выходе триггера 15, Через один рабатывае.мый в блоке анализа длитель- период частоты генератора тактовых

новки в 1 и после окончани  дейстности импульсной помехи, проходит только через i-ю схему совпадени  и i-й счетчик его регистрирует. Это достигаетс  тем, что первый вход i-ro блока совпадени  соединен с пр мым входом i-ro запоминающего триггера , второй вход - с инверсным входом (i-l)-ro триггера, а третий вход у всех блоков совпадений запарапле- лен и на него поступакУг опросные импульсы. Таким образом, на двух пер- вых входах только i-ro блока совпадени  присутствуют разрешающие сиг

то ние, поэтому дл  формировани  момента окончани  действи  помехи счетчик должен работать непрерьюно в те- чение времени, равного С Е при этом импульс логического О сбра

импульсов сигнал Сброс, сформированный на выходе триггера 15 приводит анализатор в исходное положениеа

Использование предлагаемого анализатора в отличие от известных повьшает точность измерени  характеристик импульсных помех в различных каналах св зи, что уменьшает врем  зан ти  канала св зи дп  проведени  измерений и увеличивает пропуск -, ную способность канала.

Claims (1)

1. Анализатор интенсивности импульсных помех, содержащий входной блок с выпр мителем, к выходу которого подключены N каналов, каждый из

которых содержит последовательно соединенные пороговый, блок, триггер, блок совпадени  и счетчик импульсов, отличающийс  тем, что, с целью повышени  точности измере35

ни , в него введены генератор тактовых импульсов, счетчик времени и блок анализа длительности импульсных помех, причем пороговьй блок с минимальным порогом анализа подключен к первому входу блока анализа длительности импульсных помех, второй вход которого соединен с выходом генератора тактовых импульсов и счетным входом счетчика времени, инверсные

выходы i-x триггеров соединены с

вторыми входами (i + 1)-х схем совпадени , третьи входы которых подключены к первому выходу блока анализа длительности импульсных помех,

чающийс  тем, что блок анализа длительности импульсных помех eg Выполнен в виде счетчика импульсов, счетный вход которого соединен с выходом элемента И, а выход обнулени  подключен к первому входу элемента И и выходу инвертора, вход которого

соединен с первым входом блока знали за длительности импульсных помех, выход переполнени  счетчика импульсов подключен к входу обнулени  первого триггера, счетный вход которого ссЗединен с входом инвертора, пр мой вькод - с вторым входом элемента И, а инверсный выход - со счетным входом второго триггера, пр мой выход которого соединен с первым выходом блока анализа длительности импульснь х помех и с информационным входом третьего триггера, инверсный выход

которого соединен с входом обнулени  второго триггера, а пр мой выход - с вторым выходом блока анализа дли тельности импульсных помех, счетный вход третьего триггера соединен с третьим входом элемента И и с вторым входом блока анализа длительности импульсных помех, при этом информаци онные входы первого и второго триггеров соединены с источниками напр жени , соответствующим уровню логической единицы.