SU1405118A1 - Декодер линейного кода - Google Patents
Декодер линейного кода Download PDFInfo
- Publication number
- SU1405118A1 SU1405118A1 SU864160946A SU4160946A SU1405118A1 SU 1405118 A1 SU1405118 A1 SU 1405118A1 SU 864160946 A SU864160946 A SU 864160946A SU 4160946 A SU4160946 A SU 4160946A SU 1405118 A1 SU1405118 A1 SU 1405118A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- elements
- output
- error correction
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к помехоустойчивому кодированию и может быть использовано дл приема цифровой информации в телемеханике и св зи. Целью изобретени вл етс повьшение достоверности быстродействи декодера . Декодер содержит накопитель 1, селектор 2, генератор 3 тактовых импульсов , распределитель 4, блок 5 исправлени ошибок, вычислитель 6 синдромов, блок 7 пам ти, дешифратор 8, блок 9 ключей. 2 з.п. ф-лы, 4 шт.
Description
Фиг.
Изобретение относитс к области помехоустойчивого кодировани :и может .быть использовано в области приема цифровой информации в телемеханике и св зи.
Целью изобретени вл етс повышение достоверности и быстродействи декодера.
На фиг,1 приведена структурна схема декодера; на фиг,2 - схема бло .ка исправлени ошибок; на фиг.З - схема блока ключей; на фиг.4 - один из возможных вариантов таблицы синдромов .
Декодер линейного кода (фиг,1) содержит накопитель 1, селектор 2, генератор 3 тактовых импульсов, распределитель 4, блок 5 исправлени ошибок вычислитель 6 синдромов, блок 7 пам ти , дешифратор 8, блок 9 ключей, элементы И 10s 11, 14, 15, элементы ИЛИ 12, счетные триггеры 13.
Работу декодера рассмотрим на примере линейного (15,7)-кода, где 15 - общее число разр дов; 7 - число ин формационных разр дов. Дл кодов, исправл ющих две ошибки, существует несколько вариантов получени синдромов двух независимых ошибок. Один из них приведен на фиг.4, причем слева- обозначени разр дов. Следует отметить , что таблица синдромов рассчитана на исправление именно ошибок в информационных разр дах (1-7).
На накопитель 1 в последовательном виде поступает код, завершающийс признаком окончани (например, более дщинный импульс в стартстопных системах передачи). При получении этого признака срабатывает селектор 2 и запускает генератор 3 тактовых импульсов .. Тактовые импульсы подаютс на первые входы элементов И 11 и на распределитель 4. Первым тактом распре- делител 4 счетные триггеры 13 сбрасываютс в О, а вторым тактом через элементы И 10 в них записываютс информационные разр ды от накопител 1. Одновременно они вместе с контроль- ными разр дами подаютс на вычисли-. т,ель 6 синдромов, состо щий из восьми схем сложени по модулю 2 в соответствии с таблицей синдромов, а именно в соответствии с проверочными равен- ствами
1+2н-6.+ 7 + Ь 0 1-+2 + з +4 + 7 + Н 0 1 + 3 + 5 + 6 + 7 + Г 0
1+4 + 5 + Е 0 2 + 5 + 6 + D 0
2+ 3 + 4 + 0 0
3+ 5 + 7 + 8 0
4+ 6+7 + А 0
Если код прин т без ошибок, на выходах всех восьми сумматоров по модулю 2 нули, при наличии ошибок код отличен от нул . Блок 7 пам ти выполнен в виде ПЗУ, в котором записаны коды разр дов с ошибками (4-разр дные слова ) , а адресные входы соответствуют кодам синдромов ошибок (8-разр дные слова). Нулевой синдром (нулевой адрес ) соответствует коду ПЗУ 1001 - это признак отсутстви ошибки, который инициирует второй выход дешифратора 8. С выхода дешифратора 8 разрешение на вьздачу кода подаетс на третьи входы элементов И 14 и на второй вход элемента И 15. На первые входы элементов И 14 и 15 подаетс последний такт распределител 4. С выхода блока исправлени ошибок на вторые входы элементов И 14 подаетс информационный код, поэтому с последним тактом распределител он передаетс на выход устройства. Одновременно с выхода элемента И 15 выдел етс признак подтверждени правильности.Если в прин той кодовой комбинации есть ошибки только в контрольных разр дах , синдром отличен от нул , но по этим адресам в блоке 4 пам ти также хран тс коды 1001, что приводит к выдаче информационной части кода описанным способом.
Если в прин том коде есть одиночные ошибки, ненулевой синдром, соответствующий каждой из подсобных ошибок , вызывает вьщачу блоком 7 на дешифратор 8 кода разр да с ошибкой. Дешифратор 8 преобразовывает двоичный код в позиционньш, благодар чему на второй вход :соответствующего элемента И 11 от дешифратора 8 подаетс импульс коррекции, который через элемент ИЛИ 12 переводит триггер 13 в противоположное состо ние, что и соответствует исправлению ошибок. После этого с выхода блока 4 формируетс код 1001.
При наличии двойных ошибок, одна из которых в информационной части, устройство работает аналогично предыдущему , т.е. исправл етс информационный разр д, и блок 4 вырабатывает код разрешени 1001.
Если в информационной части две ошибки, таблица синдромов (фиг,4) позвол ет выделить синдром, в соответствии с которым на третьем такте сна- чала исправл етс перва ошибка, затем на четвертом - втора (при этом с выхода вычислител 6 вырабатываютс разные синдромы). После полного исправлени информационной части с вы- хода блока 4 формируетс код 1001.
Claims (3)
1. Декодер линейного кода, содер- жащий накопитель, вход которого вл етс входом декодера, вычислитель синдрома и блок ключей, выход которого вл етс выходом декодера, отличающийс тем, что, с це- лью повышени достоверности и быстродействи декодера, в него введены дешифратор , блок пам ти, блок исправлени ошибок, распределитель, генератор тактовых импульсов и селектор, вход которого объединен с входом накопител , выход соединен с входом генератора тактовых импульсов, выход которого соединен с первым входом блока исправлени ошибок и входом распределите- л , первый выход которого соединен с первым входом блока ключей, второй и третий выходы распределител соединены соответственно с вторым и третьим входами блока исправлени оши- бок, первый выход накопител соединен с четверть1м входом блока исправлени ошибок, выход которого соединен с вторым входом блока ключей и первым входом вычислител синдромов, второй вход которого соединен с вторым выходом накопител , выход - с входом блока пам ти, выход которого соединен с входом дешифратора, первый выход
дешифратора соединен с п тым входом блока исправлени ошибок, второй выход - с третьим входом блока ключей.
2.Декодер поп.1, отличающийс тем, что блок исправлени ошибок содержит две группы элементов И по К элементов в каждой, К элементов ИЛИ с К счетных триггеров, где К- число информационных разр дов линейного кода, первые входы элементов К первой группы объединены и вл ютс первым входом блока исправлени ошибок , установочные входы счетных триггеров объединены и вл ютс вторым входом блока исправлени ошибок,- первые входы элементов И второй группы объединены и вл ютс третьим входом блока исправлени ошибок, вторые входы элементов И второй группы вл ютс соответствующими четвертыми входами блока исправлени ошибок, вторые входы элементов И первой группы вл ютс соответствующими п тыми входами блока исправлени ошибок, выходы элементов
И первой и второй групп соединены соответственно с первыми и вторыми входами одноименных элементов ИЛИ, i выходы которых соединены со счетными входами одноименных счетных триггеров , пр мые вых оды которых вл ютс соответствующими выходами блока исправлени ошибок.
3.Декодер поп.1, отлича ю- щ и и с тем, что блок ключей содержит (К+1) элементов И, где К - число информационных разр дов линейного кода, первые входы элементов И объединены и вл ютс первым входом блока ключей, вторые входы элементов И объединены и вл ютс третьим входом блока ключей, третьи входы К элементов И вл ютс соответствующими вторыми входами блока ключей.
От If
От Ч
Фиг.Э
Фиг. 2
О О ОМ 1t
О ММ 17
М ОО МО
ОI О IО
а 1 t о J
о о 1
о о
о 7
100071 г
0600000
t 000000
0100000
0010000
0001000
000010
000007
000000
фиг. ifо о 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864160946A SU1405118A1 (ru) | 1986-12-15 | 1986-12-15 | Декодер линейного кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864160946A SU1405118A1 (ru) | 1986-12-15 | 1986-12-15 | Декодер линейного кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1405118A1 true SU1405118A1 (ru) | 1988-06-23 |
Family
ID=21272698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864160946A SU1405118A1 (ru) | 1986-12-15 | 1986-12-15 | Декодер линейного кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1405118A1 (ru) |
-
1986
- 1986-12-15 SU SU864160946A patent/SU1405118A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1185614, кл. Н 03 М 13/00, 1985. Авторское свидетельство СССР № 1162053, кл. Н 03 М 13/00, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850001023B1 (ko) | 오차교정 디코더장치 | |
JP3274627B2 (ja) | 入力信号のストリームを符号化する方法と出力信号ストリームを生成する方法 | |
US5537429A (en) | Error-correcting method and decoder using the same | |
US4956709A (en) | Forward error correction of data transmitted via television signals | |
AU669746B2 (en) | Method and device for detection and correction of errors in ATM cell headers | |
US3983536A (en) | Data signal handling arrangements | |
US4293951A (en) | Method and apparatus for encoding/decoding a convolutional code to a periodic convolutional code block | |
US4217660A (en) | Method and apparatus for the coding and decoding of digital data | |
SU1405118A1 (ru) | Декодер линейного кода | |
US4606026A (en) | Error-correcting method and apparatus for the transmission of word-wise organized data | |
RU2784953C1 (ru) | Способ устойчивой кодовой цикловой синхронизации при применении жестких решений | |
RU2019044C1 (ru) | Устройство для передачи и приема дискретной информации с селективным запросом ошибок | |
JP2685180B2 (ja) | 誤り訂正装置 | |
SU1159166A1 (ru) | Устройство дл кодировани и декодировани дискретной информации | |
SU1003125A1 (ru) | Устройство дл передачи и приема двоичных сигналов | |
SU1349009A1 (ru) | Декодирующее устройство | |
RU2043660C1 (ru) | Устройство для преобразования дискретных сигналов | |
SU1287296A1 (ru) | Устройство дл исправлени ошибок | |
SU985959A1 (ru) | Декодер итеративного кода | |
SU467486A1 (ru) | Система передачи данных с решающей св зью | |
SU1005059A1 (ru) | Мажоритарное декодирующее устройство | |
SU1432787A1 (ru) | Устройство дл исправлени ошибок | |
SU1429325A1 (ru) | Устройство дл декодировани циклических кодов | |
SU1257708A1 (ru) | Устройство дл коррекции ошибок в блоках пам ти | |
SU1481900A2 (ru) | Дифференциальный импульсный кодер телевизионного сигнала |