SU1405065A1 - Устройство дл сопр жени двух магистралей - Google Patents
Устройство дл сопр жени двух магистралей Download PDFInfo
- Publication number
- SU1405065A1 SU1405065A1 SU864129407A SU4129407A SU1405065A1 SU 1405065 A1 SU1405065 A1 SU 1405065A1 SU 864129407 A SU864129407 A SU 864129407A SU 4129407 A SU4129407 A SU 4129407A SU 1405065 A1 SU1405065 A1 SU 1405065A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- signal
- trigger
- information
- Prior art date
Links
Landscapes
- Small-Scale Networks (AREA)
Description
4 О СЛ
О5 СЛ
Изобретение относитс к вычислит тельной технике И может быть использовано в различных устройствах дл передачи данных в двух направлени х.
Цель изобретени - расширение области применени за счет обеспечени двустороннег|Э асинхронного обмена информацией.
На фиг.1 приведена структурна схема предлагаемого устройства; на фиг.2 и 3 - временные диаграммы работы устройства; на - пример использовани устройства в составе вычислительной системы.
Устройство содержит первый триггер 1 с информационным 2 и синхронизирующим 3 входами, входом 4 установки и выходом 5, второй триггер 6 с информационным 7 и синхронизирующим 8 входами, входом 9 установки и выходом 10, второй передатчик 11 с входом 12 и выходом 13э первьй передатчик 14 с входом 15 и выходом 16, второй приемник 17 с входами 18.1 и 1,8.2 и выходом 19, первый приемник 20 с входами 21.1 и 21.2 и выходом 225 синхронизирующий вход 23 устройства и установочные входы 24 и 25 устройства, входы-выходы 26 и 27 устройства
Устройство работает следующим об разом.
При работе в сихронном режиме сиг налз,поданный на вход 24 устройства обеспечивает установку триггера 1 в нулевое состо ние. При этом блокируетс работа передатчика 14, и устройство обеспечивает только передачу информации с информационного входа- выхода 27 на информационный вход-выход 26. Так, при по влении сигнала на входе-выходе 27 на выходе приемни ка 20 по вл етс сигнал единичного уровн d Этот.сигнал подаетс на инфо мационньй вход 7 триггера 6. На синхронизирующий вход 23 устройства необходимо подать синхросигналы посто ной частоты от любого источника системы . Эти синхросигналы никак не св зываютс с передаваемыми устройства- ми данными, т.е. совершенно асинхронны по отношению к ним По следующему фронту синхросигнала на входе 23 устройства триггер 6 устанавливаетс в единичное состо ние, обеспечива через передатчик 11 вьздачу сигнала на вход-выход 26 устройства. При подаче посто нного сигнала на вход 25
0
5
0
5
0
5
0
5
0
5
устройства, сн тии его с входа 24 посто нно в нулевом состо нии находитс уже триггер 6. Совершенно аналогично устройство обеспечивает уже передачу информации только с входа- выхода 26 на вход-выход 27.
Входы 24 и 25 могут быть подключены , например, соответственно к пр мому и инверсному выходам некоторого программно управл емого триггера. Тогда при установке этого триггера по командам процессора в единичное или нулевое состо ние устройство настраиваетс жестко на передачу информации только в одном выбранном направлении. Т.е., настройка устройства на передачу в определенном направлении происходит синхронно с работой определенной программы процессора. Аналогично устройство работает при посто нно за- коммутированных на входы 24 и 25 несовпадающих сигналах.
При работе в асинхронйом режиме невозможно св зать передаваемые данные с сигналами на входах 24 и 25. В этом случае на последние необходимо подать сигнал общего сброса системы. Тогда при включении устройства или любом приведении его в исходное состо ние на входы 24 и 25 подаетс кратковременный импульс,, устанавлиг вающий триггеры I и 6 в нулевое состо ние , после чего импульс снимаетс , разреша переключение триггеров. В исходном состо нии передатчики 11 и 14 за блокированы, приемники 17 и 20 открыты дл приема информации с входов-выходов 26 и 27, Если-первым по вл етс сигнал, например, на входе-выходе 26, на информационном входе 2 -триггера 1 по вл етс единичный уровень, и по ближайшему фронту син- . хросигнала на входе 23 триггер 1 устанавливаетс в единичное состо ние . Передатчик 14 обеспечивает сигнал на входе-выходе 27 схемы, В то же врем на выходе приемника 20 поддерживаетс уровень логического 0 % поступающий на информационный вход 7 триггера 6 Последний остаетс в нулевом СОСТОЯНИИ , блокиру работу пе редатчика 11. Аналогично устройство обеспечивает передачу информации с , входа-выхода 27 на вход-выход 26, если сигнал на входе-выходе 27 по вл етс раньше.
Достоинством устройства вл етс возможность применени его в системах , в которых необходимо обеспечить асинхронную, т.е. независимую от работы процессора, двунаправленную передачу данных. Если входы 24 и 25 подключить к шине общего сброса системы , активный уровень сигнала на обоих входах присутствует только при приведении системы в исходное состо ние . Тогда и триггеры 1 и 6 устанав- -JQ д тс в единичном состо нии. При
этом передатчики 14 и 11 открыты поддерживают на шинах 26 и 27 сиг лы нулевого уровн . Сн тие источн своего сигнала на шине 27 (показа
ливаютс в нулевое состо ние, после чего разрешаетс их переключение. Далее устройство работает в асинхронном режиме аналогично указанному.
Дл иллюстрации работы устройства в асинхронном режиме при одновременном по влении сигналов, на шинах 26 и 27 приведена временна диаграмма на фиг.2.После одновременного по влени сигналов на шинах 26 и 27. на выходах приемников 17 и 20 по вл ютс сигналы единичного уровн . По ближайшему фронту сигнала на синхронизирующем входе 23 триггеры 1 и 6 устанавливаютс в единичное состо ние, при этом сигналы на выходах приемников 17 и 20 переключаютс в нулевое состо ние Теперь по ближайшему фронуу сигнала на синхронизирующем входе 23 триггеры 1 и 6 сбрасываютс в нулевое состо ние . Вновь на выходах приемников 17 и 20 по вл ютс сигналы единичного уровй , и по ближайшему фронту сигнала на синхронизирующем входе 23 триггеры 1 и 6 устанавливаютс в единичное состо ние. Эти переключени триггеров не сказываютс на состо нии сигналов на шинах 26 и 27, так как на этих шинах и так присутствуют сигналы нулевого уровн . После сн ти вначале сигнала, например , на входе 27 (что может произойти в любой момент времени , т.е. переключении его в единичное состо ние на выходе приемника 20 по вл етс сигнал нулевого уровн . По ближайшему фронту сигнала на синхронизирующем входе 23 триггер 1 устанавливаетс в единичное состо ние, триггер 6 остаетс в нулевом. Единичное состо ние триггера 1 открьтает.передатчик 14 и заставл ет его выставл ть на шину 27 сигнал нулевого уровн . Это уж сигнал, передаваемый устройством с шины 26 на шину 27. После сн ти сигнала на шине 26 по вл етс нулевой сигнал на выходе приемника 17, трйг- гер 1 сбрасываетс в нулевое состо ние , закрывает передатчик 14 и на шине 27 также по вл етс пассивный уровень сигнала, т.е. сигнал единич;- ного уровн .
На фиг.З приведена аналогична временна диаграмма, но дл случа , когда сигнал на шине 27 снимаетс в момент, когда триггеры 1 и 6 нахоQ д тс в единичном состо нии. При
0
этом передатчики 14 и 11 открыты и поддерживают на шинах 26 и 27 сигналы нулевого уровн . Сн тие источником своего сигнала на шине 27 (показано
5 пунктирной линией) не отражаетс на состо нии сигнала на шине 27. Поэтому триггеры 1 и 6 вновь сбрасьшаютс в нулевое состо ние. Передатчики 14 и 11 закрываютс . Поскольку на шину
Q 27 никакое устройство уже не выдает сигнал, на этой шине по вл етс сигнал единичного уровн . На выходе приемника 20 остаетс сигнал нулевого ; уровн . Далее схема работает согласно
5 диаграмме на фиг.2. ;
По вление сигналов на шинах 26 и 27 в промежутке между двум -последующими синхросигналами на входе 23 дл . устройства равнозначно их одновременному по влению. Работа схемы при этой соответствует диаграммам на фиг.2 и.3,
В известном устройстве имеетс один управл юш 1Й вход, на который об зательно следует подать какой-либо сигнал, определ ющий направление передачи В предлагаемом устройстве . необходимость подачи такого сигнала исключаетс . Если входы 24 и 25 объединить, фактически схема приобре„ тает только один управл ющий вход, на которьш следует только подать сигнал общего сброса дл приведени устройства в исходное состо ние. Такие особенности устройства делают возможным и эффективным его использование . в сложных многопроцессорных системах, (фиг.4).
Система состоит из множества процессорных модулей: Прц1,...,ПрцМ, ПрцМ+1,...,ПрцК, оперативной пам ти ОЗУ, контроллеров внешних устройств БУ, ВУ, ВУз. В системе могут быть и другие модули. Все модули подключены к единой системной магистрали, включающей сигналы адреса, данных, управлени , сигналы запросов прерывани . При расширении такой системы возникает необходимость увеличени длины системной магистрали. Дл
5
5
0
5
умощнени сигналов используютс специальные устройства расширени магистрали . Дл эффективного функционировани системы необходимо, обеспечить полную идентичность отрезков системной магистрали с обеих сторон устройства расширени магистрали. Кроме ТОГО} желательно обеспечить полную прозрачность этого устройства .дл программного обеспечени , т.е. дл его работы не должно требоватьс никаких программных действий.
Устройства могут использоватьс в составе устройства расширени ма- гистрали дл передачи сигналов запросов прерьшани или аналогичных В .. системе 5 состо щей из нескольких процессоров , обработка прерываний от внешних устройств может быть как воз- ложена на один процессор;, так и рас- пределена между отдельными процессорами Например, прерывание от ВУ и ВУ обрабатьшает Прц, от ВУз - ПрцК В таком случае устройство должно обеспечить передачу сигнала запроса прерьгеани с шины 27 на шину 26 дл передачи запроса от ВУ к Прц Г. Б такой конфигурации вполне можно использовать и известное гстройство. Одна- ко в случае изменени распределени обработки запросов использование известного з стройства становитс невозможным . НапримерS прер.ывание от ВУ, обрабатывает ПрцК; а от By,j - Прц . Запросы на прерывание по вл ютс совершенно асинхронно, отследить их, управл программно направлением пе1редачи через устройствоj невозможно В такой системе может быть использо- вано предлагаемое устройства.
Управл юш;ие входы 24 и 25 устройства объединены и подключены к шине сброса, системной магистрали Устрой-
;ство обеспечивает передачу сигналов запросов прерывани в обоих направлени х должным образом Например, вре манные диаграммы (фиг,2 и З) иллюстрируют случай5 когда одновременно по вл ютс сигналы запроса на шинах 26 (запрос от ВУ, к ПрцП) и 27 (запрос от ВУ к Прц1)в- Вначале Прц обслуживает запрос от после об- слз живани ВУ свой запрос .снимает, после чего уже устройство передает
сигнал с шины 26 на шину 27 (запрос от ВУ-} к ПрцК), Передатчики 14 и 1 устройства и соответствующие передатчики контроллеров внешних устройств образуют на шине запроса прерьшани функцию Монтажное ИЛИ. В системе (фиг,4) могут передаватьс и запросы прерывани между отдельными процессорами (от Прц1 к ПрцМ+15 от ПрцК к ПрцМ и ТоД,).
При изменении мест установки отдельных модулей системы, перераспределении обработки прерываний не требуетс никакой адаптации программного обеспечени , так как устройство не требует никаких программных действий.
Claims (1)
- Формула изобретениУстройство дл сопр жени двух магистралей , содержащее, два приемника, два передатчика, причем информационный выход первого передатчика соединен с первым информационным входом первого приемника и вл етс входом- выходом устройства дл подключени к первой магистрали, информационный выход второго передатчика соединен с : первым информационным входом второго приемника и вл етс входом-выходом устройства дл подключени к второй магистрали5 отличающеес тем, что, с целью расширени области применени за счет обеспечени двустороннего асинхронного обмена информацией , в него введены два триггера, причем сишсровход первого триггера соединен.с синхровходом второго триггера и вл етс синхровходом устройства , нулевые входы первого и второго триггеров вл ютс установочньми входами устройства, при этом единичный выход первого триггера соединен с информационным входом первого передатчика и вторым информационным входом первого приемника, информационньш выход которого соединен с информа : ционным входом второго триггера, единичный выход которого соединен с информационным вхором второго передатчика и с вторым информационным входом второго приемника, информационньй выход которого соединен с информационным входом первого триггера.Фиг. 2fw3.J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864129407A SU1405065A1 (ru) | 1986-09-30 | 1986-09-30 | Устройство дл сопр жени двух магистралей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864129407A SU1405065A1 (ru) | 1986-09-30 | 1986-09-30 | Устройство дл сопр жени двух магистралей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1405065A1 true SU1405065A1 (ru) | 1988-06-23 |
Family
ID=21261040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864129407A SU1405065A1 (ru) | 1986-09-30 | 1986-09-30 | Устройство дл сопр жени двух магистралей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1405065A1 (ru) |
-
1986
- 1986-09-30 SU SU864129407A patent/SU1405065A1/ru active
Non-Patent Citations (1)
Title |
---|
Схема передачи данных блока расширени СМ 1800.0105.3.622 031 ТО. . За вка JP № 57-58688, кл. G 06 F 3/00, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4149238A (en) | Computer interface | |
MY109682A (en) | Exchanging data and clock lines on multiple format data buses. | |
EP0378427A3 (en) | High speed data transfer on a computer system bus | |
KR910010335A (ko) | 인터페이스 회로 | |
KR850008074A (ko) | 시분할 다중 시스템의 버스장치 | |
SU1405065A1 (ru) | Устройство дл сопр жени двух магистралей | |
EP0319663A3 (en) | Bidirectional control signalling bus interface apparatus for transmitting signals between two bus system | |
US5319637A (en) | Synchronous control method in plurality of channel units and circuit using said method | |
KR970028966A (ko) | 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서 | |
SU1649559A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
US20030040230A1 (en) | Multimaster bus system | |
SU1587532A1 (ru) | Устройство дл сопр жени процессоров в многопроцессорной системе | |
SU1211742A1 (ru) | Устройство дл обмена данными | |
SU1280631A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
KR950008393B1 (ko) | 멀티프로세스 시스템 아비터지연회로 | |
SU746519A1 (ru) | Многоканальное приоритетное устройство | |
SU1425697A1 (ru) | Устройство дл сопр жени вычислительных машин | |
SU883905A2 (ru) | Устройство дл приоритетного обращени процессоров к общей пам ти | |
SU1005020A1 (ru) | Устройство дл управлени обменом информацией | |
SU1508220A1 (ru) | Устройство дл сопр жени магистрали микроЭВМ с магистралью периферийных устройств | |
SU807298A1 (ru) | Многоканальное устройство дл подклю-чЕНи иСТОчНиКОВ иНфОРМАции K ОбщЕйМАгиСТРАли | |
SU739511A1 (ru) | Устройство дл сопр жени | |
SU1361529A1 (ru) | Устройство дл сопр жени процессора с абонентами | |
SU1262513A1 (ru) | Устройство дл обмена информацией между электронными вычислительными машинами | |
SU490116A1 (ru) | Устройство дл обработки данных |