SU1390736A1 - Stabilized power supply source - Google Patents
Stabilized power supply source Download PDFInfo
- Publication number
- SU1390736A1 SU1390736A1 SU864137980A SU4137980A SU1390736A1 SU 1390736 A1 SU1390736 A1 SU 1390736A1 SU 864137980 A SU864137980 A SU 864137980A SU 4137980 A SU4137980 A SU 4137980A SU 1390736 A1 SU1390736 A1 SU 1390736A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- flip
- flop
- voltage
- Prior art date
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Изобретение относитс к электротехнике и может быть использовано в системах стабилизированного вторичного электропитани . Целью изобретени вл етс повышение надежности путем снижени пульсаций выходного напр жени в режиме ограничени тока. Стабилизированный источник питани ...j4 as . а содержит инвертор 1, трансформатор 8, выпр митель 10, фильтр 11, усилитель .19 обратной св зи, компаратор 18 широтно-импульсного модул тора, за- даюЕций генератор 7, генератор 14 пилообразного напр жени , опорный ограничитель 15 напр жени , формирователь- распр еделитель 6 импульсов управлени , блок 21 защиты. При возникновении перегрузки по току введенный опорный ограничитель 15 вызывает через cooTBeTCTByroiipie узлы управлени уменьшение длительности импульсов тока через транзисторы инвертора 1, что приводит к снижению выходного напр жени без увеличени пульсаций . При определенном минимальном уровне выходного напр жени срабатывает защита по минимуму, обеспечива выключение транзисторов инвертора .. 1 з.п. ф-лы. 4 ил. 22The invention relates to electrical engineering and can be used in stabilized secondary power supply systems. The aim of the invention is to increase reliability by reducing the ripple of the output voltage in the current limiting mode. Stabilized power supply ... j4 as. a contains an inverter 1, a transformer 8, a rectifier 10, a filter 11, a feedback amplifier .19, a pulse width modulator comparator 18, a generator, a generator 7, a sawtooth voltage generator 14, a voltage reference limiter 15, a driver distributor 6 control pulses, protection block 21. When an overcurrent occurs, the inserted reference limiter 15, via cooTBeTCTByroiipie, causes the control nodes to decrease the duration of the current pulses through the transistors of inverter 1, which leads to a decrease in the output voltage without an increase in ripple. At a certain minimum level of the output voltage, the minimum protection is triggered, ensuring that the inverter's transistors are turned off. 1 Cp f-ly. 4 il. 22
Description
Изобретение относитс к электротехнике , в частности к преобразовательной технике, и может быть исползовано в системах стабилизированного вторичного электропитани .The invention relates to electrical engineering, in particular to converter equipment, and can be used in stabilized secondary power supply systems.
Целью изобретени вл етс повьш ние надежности путем снижени пульсаций выходного напр жени в режиме ограничени тока.The aim of the invention is to increase reliability by reducing the ripple of the output voltage in the current limiting mode.
На фиг. 1 представлена функциональна схема стаби;шзированного источника питани ; на фиг. 2 и 3 - принципиальна электрическа схема формировател распределител импульсов управлени ; на фиг. 4 - временные диаграммы, по сн ющие работу устройства.FIG. 1 is a functional diagram of a stable; shzirovannaya power source; in fig. 2 and 3 is a circuit diagram of the control pulse distributor; in fig. 4 shows timing diagrams for the operation of the device.
Стабилизированный источник питани содержит мостовой инвертор 1 с входными выводами 2 и 3 дл подачи напр жени -питани Un и с нагрузочными выводами 4 и 5,, формирователь- распределитель 6 импульсов управлени J задающий генератор 7, трансфор матор 8, датчик 9 тока, выходной выпр митель 10, выходной фильтр 11, выпр митель 12 сигналов датчика 9 тока, балластный резистор 13, генератор 14 пилообразного напр жени , опорный ограничитель 15 напр жени , выполненный на резистивном делителе 16 напр жени и диоде 17, широтно- импульсный модул тор (ШИМ) 18,. усилитель 19 обратной св зи, подклю- ченньй одним из входов к источнику 20 опорного напр жени , блок 21 защиты по минимуму и максимуму выходного напр жени , входом соединенный с выходным выходом 22 относительно общей шины 23, блок 24 вспомогательных напр жений, предназначенный дл питани функциональных узлов стабилизированного источника питани .The stabilized power supply contains a bridge inverter 1 with input terminals 2 and 3 for supplying voltage Un and with load terminals 4 and 5, shaper-distributor 6 control pulses J master oscillator 7, transformer 8, current sensor 9, output voltage driver 10, output filter 11, rectifier 12 signals of current sensor 9, ballast resistor 13, sawtooth generator 14, voltage reference limiter 15, made on voltage resistor divider 16 and diode 17, pulse width modulator (PWM) 18,. feedback amplifier 19, connected by one of the inputs to the source 20 of the reference voltage, protection block 21 for the minimum and maximum output voltage, the input connected to the output output 22 relative to the common bus 23, auxiliary voltage block 24 intended for power supply functional units of the stabilized power source.
Первичные обмотки трансформатора 8 и трансформатора датчика 9 тока включены последовательно и подключены к нагрузочным выводам 4 и 5 инвертора 1; вторична обмотка транформатора В через выходной выпр митель 10 и выходной фильтр 11 подключена к выходным выводам 22 и 23. Формирователь-распределитель 6 импульсов управлени подключен выходами к базовым цеп м транзисторов мостового инвертора 1 и к выводам 2 3 и 4,5 инвертора. Усилитель 19 обратной св зи подключен другим входо к выходному выводу 22, а вьпсодом - The primary windings of the transformer 8 and the current sensor transformer 9 are connected in series and connected to the load terminals 4 and 5 of inverter 1; The secondary winding of transformer B through the output rectifier 10 and the output filter 11 is connected to output pins 22 and 23. The control-distributor 6 of control pulses is connected by outputs to the base circuits of the transistors of the bridge inverter 1 and to the terminals 2 3 and 4.5 of the inverter. The feedback amplifier 19 is connected by another input to the output terminal 22, and an output
00
5five
00
5 five
00
5five
00
5five
00
5five
выходу опорного ограничител 15 напр жени и к одно из входов ШИМ 18, другой вход которого соединен с выходом генератора 14 пилообразного напр жени , а выход - с управл ющим входом формировател 6. Управл ющий вход генератора 14 пилообразного напр жени соединен с выходом задающего генератора 7, который подключен к первому тактовому входу формировател 6, второй тактовый вход которого соединен с инверсным выходом задающего генератора 7. Выпр митель 12 сигналов датчика 2 тока подключен ..входом к выходу датчика тока (вторичной обмотке трансформатора тока), одним выходным выводом к общей шине 23, а другим - через балластный резистор 13 - к сигнальному входу генератора 14 пилообразного напр жени . Блок 21 защиты по минимуму и максимуму выходного напр жени подключен выходом к входу формировател 6. Выходы блока 24 подключены к питающим выводам функциональных узлов устройства.the output of the reference voltage limiter 15 and one of the inputs of the PWM 18, the other input of which is connected to the output of the sawtooth generator 14, and the output to the control input of the driver 6. The control input of the sawtooth generator 14 is connected to 7 which is connected to the first clock input of the imager 6, the second clock input of which is connected to the inverse output of the master oscillator 7. The rectifier 12 signals of the current sensor 2 is connected .. to the output of the current sensor (secondary winding trans Matora current), one output terminal to the common bus 23, and the other - through a ballast resistor 13 - to the input signal generator 14, a sawtooth voltage. The protection unit 21 for the minimum and maximum output voltage is connected by an output to the input of the imager 6. The outputs of the unit 24 are connected to the supply terminals of the functional units of the device.
Формирователь-распределитель 6 импульсов управлени состоит (фиг.2,3) из трех D - триггеров 25-27 1К-триг- гера 28, шести групп - 29-34 из двух последовательно соединенных элементов И-НЕ, четырех КС-цепей 35-38 задержки двух преобразователей-усилителей мощности 39 и 40 с трансформаторами 41 и 42 с входными обмотками 41.1,41.2 и 42.1 и 42.2 и выходными 41.3-41.6 и 42.3-42.6, четырех мостовых диодно-резистивных коммутаторов 43 - 46 с диагональным включением вторичных обмоток указанных трансформаторов и четырех диодов 47- 50 св зи коммутаторов 43-46 с коллек- торами соответствующих четырех транзисторов инвертора 1..Shaper-distributor 6 control pulses consists (Fig.2.3) of three D - flip-flops 25-27 1K-trigger 28, six groups - 29-34 of two AND-NOT elements connected in series, four KS-circuits 35- 38 delays of two power amplifier converters 39 and 40 with transformers 41 and 42 with input windings 41.1,41.2 and 42.1 and 42.2 and output 41.3-41.6 and 42.3-42.6, four bridge diode-resistive switches 43 - 46 with the diagonal connection of the secondary windings of the indicated transformers and four diodes 47-50 of the connection of switches 43-46 with collectors of the corresponding x four transistors of the inverter 1 ..
Управл ющий, первый и второй тактовые и защитный входы формировател 6 подключены внутри данного узла соответственно к первому входу первой группы И-НЕ 29, строб-входу второго D-триггера, к объединенным строб-входу первого D-триггера и второму входу группы И-НЕ и R-входу третьего D-триггера. RC-цепи 35-38 подключены своими средними выводам соответственно к S-входу триггера 27, к промежуточному входу первой группы И-НЕ 29, к R-входу триггера 27 и к второму входу второй группыThe control, the first and second clock and protective inputs of the imaging unit 6 are connected inside the node to the first input of the first AND-HAND group 29, the strobe-input of the second D-flip-flop, to the combined strobe-input of the first D-flip-flop and the second input of the AND- group NOT and the R input of the third D-flip-flop. RC circuits 35-38 are connected by their average leads respectively to the S-input of the trigger 27, to the intermediate input of the first group AND-NOT 29, to the R-input of the trigger 27 and to the second input of the second group
И-НЕ 30. Выходы триггера 25 - пр мой и инверсный соединены с первыми входами fpynn И-НЕ 31,32 соответственно . Выходы триггера 28 - пр мой и инверсный - соединены с первыми входами групп И-НЕ 34,33 соответственно . Выход второй группы И-НЕ 30 соединен с вторыми входами групп И-НЕAND-NOT 30. The outputs of the trigger 25 - direct and inverse are connected to the first inputs fpynn AND-NOT 31.32, respectively. The outputs of the trigger 28 — direct and inverse — are connected to the first inputs of the NAND groups 34.33, respectively. The output of the second group AND-NOT 30 is connected to the second inputs of the groups AND-NOT
31-34, а вход группы И-НЕ 30 соединен с пр мым выходом триггера 27. Пр мой выход триггера 26 соединен с -входом триггера 28, инверсный выход триггера 26 соединен с D-входом данного триггера, с D-входом триггера 25 и с К-входом триггера 28. 8,К-входы триггеров 25,26,28 подключены к цеп м установа 1. В,С-входы триггера 27 подключены к цепи установа О. Выходы групп И-НЕ 31-34 по отдельности соединены с базами транзисторов преобразователей 39 и 40. Выходные обмотки 41.3-41.6, 42.3- -42.6 включены соответствующим образом в диодно-резистивных коммутаторах 43-46, выходы которых подключены к соответствующим выводам мостового инвертора 1.31-34, and the group of the IS-NE 30 is connected to the direct output of the trigger 27. The direct output of the trigger 26 is connected to the input of the trigger 28, the inverse output of the trigger 26 is connected to the D input of this trigger, to the D input of the trigger 25 and with the K-input of the trigger 28. 8, the K-inputs of the trigger 25,26,28 are connected to the set 1 circuit. B, the C-inputs of the trigger 27 are connected to the set O chain. The outputs of the AND-NE 31-34 groups are separately connected to bases of transistors converters 39 and 40. The output windings 41.3-41.6, 42.3- -42.6 are included accordingly in diode-resistive switches 43-46, the outputs of which are under lyucheny to respective terminals of the inverter bridge 1.
Диаграммы напр жени (фиг.4) 51- -63 иллюстрируют работу узлов устройства . Индексы при обозначении напр жени соответствуют позици м узлов или обозначени м выводов.The voltage diagrams (Fig. 4) 51-63 illustrate the operation of the device nodes. The indices in the designation of voltage correspond to the positions of the nodes or designations of conclusions.
Стабилизированный источник питани работает следующим образом.The stabilized power source operates as follows.
При подключении к устройству питающего напр жени U транзисторы инвертора 1 заперты и вступают в работу при подаче служебного напр же- ни и, на блок 24, так как при этом обеспечиваетс электропитание всех функциональных узлов устройства. Начинает работать задающий генератор 7, вырабатыва пр моугольные импульсы удвоенной частотыWhen the supply voltage U is connected to the device, the transistors of the inverter 1 are locked and come into operation when the service voltage is applied and to the block 24, since this provides power to all the functional units of the device. The master oscillator 7 starts working, generating double-frequency square impulses.
фиг. 4; 51, 52), которые поступают на тактовые входы Т, Т формировател 6. Длительность импульсов с пр мого выхода генератора 7 соответстует минимальному времени паузы межу включенными состо ни ми транзисторов одной стойки мостовой cxeNfibi инвертора 1, что обеспечивает отсутствие сквозных токов, т..е. повышает надежность. Одновременно в узле 14 ормируетс пилообразное напр жение, на которое накладываетс выпр мленное напр жение сигнала датчика 9 тока и которое сравниваетс в ШИМ 18FIG. four; 51, 52), which arrive at clock inputs T, T of driver 6. The pulse duration from the direct output of generator 7 corresponds to the minimum pause time between the connected transistors of one rack of the bridge cxeNfibi inverter 1, which ensures the absence of through currents, t .. e. increases reliability. At the same time, a sawtooth voltage is formed at node 14, on which the rectified voltage of the current sensor 9 is superimposed and which is compared in PWM 18
00
5five
00
5five
00
5five
00
5five
00
5five
с сигналом выхода усилител 19 (фиг. 4; 53,54). С выхода ШИМ 18 пр моугольные импульсы (фиг.4; 55) поступают на управл ющий выход формировател 6. Логически обработанные сигналы в виде пр моугольных импульсов (фиг. 4; 56,57) поступают на входы преобразователей-усилителей 39 и 40 мощности, в результате чего формируютс напр жени на выходных обмотках трансформаторов 41 и 42- (фиг.4; 58,59). Дальнейша обработка напр жений происходит в коммутаторах 43-46, так что на управл ющие входы инвертора 1 поступают двупо- л рные сигналы (фиг.4; 60,61), обеспечивающие управление транзисторами инвертора 1. В результате в обмотках трансформатора 8 формируютс двупо- л рные пр моугольные напр жени с паузами между положительными и отрицательными импульсами (фиг. 4; 62,63). Далее переменное напр жение выпр мл етс выпр мителем 10 и фильтруетс фильтром 11, вследствие чего на выходах 22 и 23 выходное напр жение посто нно с учетом компенсации дестабилизирующих воздействий (изменени питающие напр жени Up и тока нагрузки).with the output signal of the amplifier 19 (Fig. 4; 53,54). From the output of the PWM 18, square-wave pulses (Fig. 4; 55) arrive at the control output of the former 6. Logically processed signals in the form of rectangular pulses (Fig. 4; 56,57) are fed to the inputs of power converters-amplifiers 39 and 40, as a result, voltages are formed on the output windings of transformers 41 and 42- (Fig. 4; 58,59). Further processing of the voltage occurs in the switches 43-46, so that the control inputs of the inverter 1 receive two polar signals (Fig. 4; 60,61), which control the transistors of the inverter 1. As a result, two windings are formed in the windings of the transformer 8. rectangular stresses with pauses between positive and negative pulses (Fig. 4; 62,63). Next, the AC voltage is rectified by rectifier 10 and filtered by filter 11, as a result of which at outputs 22 and 23 the output voltage is constant, taking into account the compensation of destabilizing effects (changes in supply voltage Up and load current).
При увеличении тока нагрузки сверх определенного значени сигнал с датчика тока увеличиваетс и суммарный сигнал (фиг.4, 54) начинает достигать значени уровн ограничени , сформированного узлом 15, вследствие чего ограничиваетс врем от- .крытого состо ни транзисторов инвертора 1, что приводит к снижению выходного напр жени U ц, ; при определенном его минимальном значении срабатывает компаратор минимума блока 21 защиты и переключает триггер 27, с выхода которого сигнал О обеспечивает запрет (через группу И-НЕ 30) прохождени управл ющих сигналов через входы группы И-НЕ 31-34, что вызывает срыв работы преобразователей 39, 40 и соответствующее запирание транзисторов инвертора 1. Перегрузка по току и короткое замыкание нагрузки ведут к аналогичному срабатыванию заищты. КС-цепи 35, 37, 38 обеспечивают необходимые исходные состо ни логических элементов при включении Up, . RC-цепь 36 совместно с группой И-НЕ 29 обеспечивает, во-первых, формирование минимального времениAs the load current rises above a certain value, the signal from the current sensor increases and the sum signal (Fig. 4, 54) begins to reach the value of the limitation level formed by node 15, which results in an open time limit of the inverter transistors 1, which leads to a decrease in output voltage U,; at a certain minimum value, the minimum comparator of the protection block 21 is triggered and switches the trigger 27, from the output of which the signal O ensures that the control signals do not pass through the inputs of the group AND-NOT 31-34 (which causes the converters to fail) 39, 40 and the corresponding locking of the transistors of the inverter 1. Overcurrent and short circuit of the load lead to a similar trigger. The KS circuits 35, 37, 38 provide the necessary initial states of the logic elements when switching on Up,. RC circuit 36 together with the group AND-NOT 29 provides, firstly, the formation of the minimum time
паузы, во-вторых, импульсньп режим управлени во всем даапазоне скважности .pauses, secondly, impulse control mode in the entire range of duty cycle.
Во врем режима отсечки по току BitjncoflHoe напр жение снижаетс так, что на внешней характеристике отсутствует вертикальный участок, что соответствует более устойчивой работе устройства в режиме стабилизации напр жени . Этот режим работы эквивалентен снижению опорного напр жени в контуре стабилизации напр жени за счет увеличивающегос сигнала с датчика тока. Такое формирова- нИе процессов сопровождаетс существенно сниженными значени ми пульсаций выходного напр жени в данном режимеDuring the current cut-off mode, the BitjncoflHoe voltage is reduced so that the external characteristic does not have a vertical section, which corresponds to a more stable operation of the device in the voltage stabilization mode. This mode of operation is equivalent to a decrease in the reference voltage in a voltage stabilizing circuit due to an increasing signal from the current sensor. This formation of processes is accompanied by significantly reduced values of the output voltage pulsations in this mode.
Таким образом, введение новых средств и новых св зей позвол ет снизить пульсации выходного напр жени в режиме, граничном с перегрузкой по току, что обеспечивает устойчивую работу в этом режиме, вследствие чего повышаетс надежность устройства.Thus, the introduction of new tools and new connections allows to reduce the output voltage ripple in the mode bordering on overcurrent, which ensures stable operation in this mode, as a result of which the reliability of the device is increased.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864137980A SU1390736A1 (en) | 1986-10-24 | 1986-10-24 | Stabilized power supply source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864137980A SU1390736A1 (en) | 1986-10-24 | 1986-10-24 | Stabilized power supply source |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1390736A1 true SU1390736A1 (en) | 1988-04-23 |
Family
ID=21264056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864137980A SU1390736A1 (en) | 1986-10-24 | 1986-10-24 | Stabilized power supply source |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1390736A1 (en) |
-
1986
- 1986-10-24 SU SU864137980A patent/SU1390736A1/en active
Non-Patent Citations (1)
Title |
---|
Мкртчан Ж.А. Электропитание электронно-вычислительных машин. М.: Энерги , 1980, с. 75-76. Авторское свидетельство СССР № 1163437, кл. Н 02 М 3/335, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0154062B1 (en) | Power switching circuit | |
EP0093544B1 (en) | Improvements in and relating to electrostatic precipitators | |
US4611267A (en) | Snubber arrangements with energy recovery for power converters using self-extinguishing devices | |
CA1276035C (en) | Static inverter with an overcurrent circuit upon a short circuit | |
US5025360A (en) | Inverter switch with parallel free-wheel diodes | |
US11621650B2 (en) | Method for current limitation in the event of transient voltage variations at an AC output of a multi-level inverter and a multi-level inverter | |
SU1390736A1 (en) | Stabilized power supply source | |
US4019117A (en) | Circuit arrangement for an inverter | |
US4323957A (en) | Voltage supression circuit for a voltage converter circuit | |
US3761733A (en) | Arrangement for uninterruptable power supply to a load from two or more a.c. power sources | |
US4327405A (en) | Voltage suppression circuit for a DC-to-DC voltage converter circuit | |
US3401326A (en) | Three phase inverter circuit having three stage ring counter and power inverters with ferro-resonant wave shaping circuits | |
SU1492435A1 (en) | Dc voltage converter | |
SU1725356A1 (en) | Dc voltage converter | |
SU1039032A1 (en) | Three-phase thyristor switch | |
SU944018A1 (en) | Stabilized converter | |
SU1111240A1 (en) | Stabilized voltage converter | |
SU1624627A1 (en) | Constant voltage convertor | |
SU1411963A1 (en) | Switching device | |
SU1734166A1 (en) | Device for switching over of load | |
SU1617560A1 (en) | Device for limiting charging current | |
SU1181078A1 (en) | Stabilizing electric power source with current protection | |
SU1226584A2 (en) | Two-step transistor inverter | |
SU881955A1 (en) | Push-pull inverter | |
SU591994A1 (en) | Voltage converter |