SU1389005A2 - Device for discrete automatic phase control of clock pulses - Google Patents

Abstract

Изобретение относитс  к телеграфной св зи и повьшает точность фазировани  путем усреднени  вли ни  краевых искажений на фазу тактовых импульсов (ТИ). Устр-во содержит задающий г-р 1, блок 2 выбора триггера (Т), Т 3 прив зки, Т 4 задержки, дев ть эл-тов И-НЕ 5, 6, 8, 9, 13,The invention relates to telegraph communication and improves phasing accuracy by averaging the effect of edge distortion on the phase of clock pulses (TI). The device contains the master r-1, block 2 of the trigger selection (T), T 3 bindings, T 4 delays, nine I-NE 5, 6, 8, 9, 13,

Description

(Л(L

0000

оо соoo with

N)N)

1313

14, 15, 16, 21, эл-ты НЕ 7, 10, 11, блок 12 переключени  импульсных последовательностей, инвертор 17, делитель 18 частоты, реверсивньй счетчик 19. эл-т ИЛИ 20, Т 22 управлени  При наличии импульсов информации на входе возможны две ситуации: ТИ отстают по фазе от значащих моментов (ЗМ) входного сигнала и ТИ опережают их по фазе. В 1-й ситуации по вившийс  ЗМ совпадает с потенциалом логич.О на выходе 2 делител  18. Во 2-й ситуации он совпадает с потенциалом ло- гич. 1 на этом же выходе. Выход 4 делител  18 соединен с инверсным выходом последнего Т делител  18 и ЗМ совпадает с потенциалами логич. 1 и логич. О на выходе 4 делител  18 соответственно в 1-й и 2-й ситуаци х. Поэтому обе ситуации различаютс  по- «гвлением стробов на выходах различ 14, 15, 16, 21, NOT 7, 10, 11 cells, pulse sequence switching block 12, inverter 17, frequency divider 18, reversible counter 19. control OR 20, T 22 control If there are information pulses at the input Two situations are possible: TIs are lagging in phase from the significant moments (3M) of the input signal and TIs are ahead of them in phase. In the 1 st situation, the evolved ZM coincides with the potential of the logical O at the output 2 of the divider 18. In the 2 nd situation, it coincides with the potential of the logical. 1 at the same exit. The output 4 of the divider 18 is connected with the inverse output of the last T divider 18 and 3M coincides with the potentials logical. 1 and logical About at output 4, divider 18, respectively, in the 1st and 2nd situations. Therefore, both situations are distinguished by the gates of the gates at the outputs of different

ных эл-тов И-НЕ. Если ТИ отстают по фазе от ЗМ, на выходах -эл-тов 5 и 8 П11исутствует логич. 1, а на выходах эл-тов 13 и 14 формируютс  стробы длительностью в один период следовани  импульсов г-ра 1. Эти стробы формируютс  по принципу выделени  ЗМ. Эл-т 13 формирует строб при по влении импульса информации, а эл-т 14 - при завершении этого импульса. Эти стробы объедин ютс  эл-том 15 и поступают на вход сложени  счетчика 19, срабатывающего на передних фронтах входных импульсов. На его вход вычитани  поступает потенциал логич.О,.формируемый эл-том 16. По вление импульсов на суммирующем выходе счетчика 19 говорит о том, что фаза ТИ отстает от фазы ЗМ. Дл  подстройки фазы ТИ вы- ролн етс  замена работающего Т в 1-й ступени делител  18. 1 ил.NOT-NOW. If TI is lagging in phase from 3M, at outputs -e-tots 5 and 8 P11 there is no logical. 1, and gates of the duration of the same period of Mr. 1’s impulses are formed at the outputs of parts 13 and 14. These gates are formed according to the principle of distinguishing 3M. El-13 forms a strobe when an impulse of information appears, and el-14 - at the completion of this impulse. These gates are combined by the el 15 and are fed to the input of the addition of the counter 19, which is triggered on the leading edges of the input pulses. At its input, the subtraction receives the potential of a logical O, which is generated by the el-16. The appearance of pulses at the summing output of counter 19 indicates that the TI phase is lagging behind the PM phase. To adjust the phase of the TI, the replacement of the working T in the 1st stage of the divider 18 is carried out. 1 Il.

. 1  . one

Изобретение относитс  к телеграфной св зи, а именно к синхронизации приемника с передатчиком, и  вл етс  усовершенствованием изобретени  по авт.св. № 1062878.The invention relates to telegraph communication, namely to synchronization of the receiver with the transmitter, and is an improvement of the invention according to the author. No. 1062878.

Цель изобретени  - повышение точности фазировани  путем усреднени  вли ни  краевых искажений на фазу тактовых импульсов.The purpose of the invention is to improve the phasing accuracy by averaging the influence of edge distortions on the phase of the clock pulses.

На чертеже представлена структурна  электрическа  схема устройства дискретной автоподстройки фазы тактовых импульсов.The drawing shows a structural electrical circuit of a discrete phase-locked loop clock.

Устройство содержит задающий генератор 1, блок 2 выбора триггера, триг гер 3 прив зки, триггер 4 задержки, первый и второй элементы И-НЕ 5 и 6, первьй элемент НЕ 7, третий и четвер- тый элементы И-НЕ 8 и 9, второй и третий элементы НЕ 10 и 11, блок .12 переключени  импульсных последовательностей , п тый - восьмой элементы И-НЕ 13 - 16, инвертор 17, делитель 18 частоты, реверсивный счетчик 19, элемент ИЛИ 20, дев тый элемент И-НЕ 21, триггер 22 управлени .The device contains the master oscillator 1, block 2 of the trigger selection, trigger 3 bindings, trigger 4 delays, the first and second elements AND-NOT 5 and 6, the first element NOT 7, the third and fourth elements AND-NOT 8 and 9, the second and third elements are NOT 10 and 11, the .12 switching unit of pulse sequences, the fifth - the eighth elements AND-NOT 13 - 16, the inverter 17, the frequency divider 18, the reversing counter 19, the element OR 20, the ninth element AND-NOT 21 trigger 22 control.

Устройство работает следующим образом .The device works as follows.

Последовательность импульсоЬ с выхода задающего генератора 1 и ее ин- , формируема  инвертором 17, поступают соответственно на входы 1 The sequence of pulses from the output of the master oscillator 1 and its in-, formed by the inverter 17, are received respectively at the inputs 1

и 4 делител  частоты 18 и далее на св занные с ними счетнью входы двух отдельных триггеров первой ступени . делител  (на чертеже не показаны). Эти триггеры равноправны, в каждыйand 4 frequency dividers 18 and further to the associated inputs of two separate first-stage triggers. divider (not shown). These triggers are equal in each

-момент работает один из них, а второй остановлен в состо нии, при котором на его выходе присутствует потенци- - ал 1, Така  работа обеспечиваетс  за счет подачи на входы 2, 3 делител  18 частоты сигналов управлени  соответственно с выхода 1,2 блока выбора триггера 2. На одном из этих выходов присутствует потенциал 1, а на другом - U. Тот триггер первой- the moment one of them is working, and the second one is stopped in a state where potential 1 is present at its output. Such operation is ensured by supplying the frequency of control signals to inputs 2, 3 of divider 18 respectively from output 1.2 of the selection unit trigger 2. There is potential 1 on one of these outputs, and U on the other. That trigger is the first

ступени, на управл ющем входе которого присутствует потенциал 1, делит частоту входного сигнала, а второй в этом врем  остановлен. Выходные сигналы этих триггеров объедин ютс stage, at the control input of which potential 1 is present, divides the frequency of the input signal, and the second time is stopped. The outputs of these triggers are combined

элементом И-НЕ и через инвертор (на чертеже не показан) подаютс  на вход второй ступени делител . За счет присутстви  1 на выходе остановленногоthe NAND element and through the inverter (not shown) are fed to the input of the second stage of the divider. Due to the presence of 1 at the exit

триггера на вход второй ступени в каждый момент времени проходит выходной сигнал того триггера, который в данный момент работает.trigger to the input of the second stage at each moment of time passes the output of the trigger that is currently running.

Входной сигнал поступает на вход двухразр дного регистра сдвига, вход щего в состав блока 2 выбора триггера , в состав которого вход т триггер 3 прив зки и триггер 4 задержки.The input signal is fed to the input of the two-bit shift register, which is part of the trigger selection block 2, which includes trigger 3 trigger and delay 4 trigger.

Триггер 3 прив зки вьшолн ет прив зку импульсов входного сигнала к задним фронтам импульсов с выхода 1 делител  частоты. Триггер 4 задержки задерживает прив занные импульсы на; величину, равную.периоду следовани  импульсов задающего генератора 1, т.е. моменты срабатывани  триггеров блока 2 выборки триггера жестко сопр жены с номером триггера, работавшего в данный момент в первой ступени делител  18 частоты, и, следовательно , имеетс  сопр жение с одним из фронтов импульсов задающего генератора 1.Trigger trigger 3 performs the pulse coupling of the input signal to the rising edges of the pulse from output 1 of the frequency splitter. Trigger delay 4 delays locked pulses by; a value equal to the pulse period of the master oscillator 1, i.e. Triggering moments of the triggers of the trigger sample block 2 are rigidly matched with the number of the trigger currently operating in the first stage of the frequency divider 18, and, therefore, there is a conjugation with one of the edges of the master oscillator 1 pulses.

При смене работающего триггера.в первой ступени делител  18 частоты моменты срабатывани  триггера 3 прив зки перевод тс  с одного фронта этих импульсов на другой, а при следующей смене - обратно. Смену моментов срабатывани  триггера 4 задержки обеспечивает блок 12. Это необходимо чтобы величина задержки была всегда равна одному периоду импульсов задающего генератора 1. При этом если моменты срабатывани  триггера в первой ступени совпадают с передними фронтами импульсов задающего генератора 1, на вход триггерд 4 задержки пропускаютс  импульсы непосредственно от задающего генератора 1, а если они совпадают с задними фронтами импульсов задающего генератора 1, на вход триггера 4 задержки эти импульсы поступают через инвертор 17. Смена импульсов на входе триггера 4 задержки производитс  только после его очередного срабатывани , что обеспечиваетс  соединением его выходов с управл ющими входами 2, 3 блока 12.When a working trigger changes. In the first stage of the 18 frequency divider, the trigger times of the trigger 3 are switched from one front of these pulses to another, and on the next shift back. Changing the triggering moments of the trigger 4 delay provides block 12. It is necessary that the delay is always equal to one period of the pulses of the master oscillator 1. In this case, if the trigger times in the first stage coincide with the leading edges of the pulses of the master oscillator 1, pulses are passed to the trigger trigger 4 directly from the master oscillator 1, and if they coincide with the falling edges of the pulses of the master oscillator 1, these pulses are fed to the input of the delay 4 trigger through the inverter 17. See on pulse 4 at the input flip-flop delay is produced only after the next actuation, provided that it yields a compound with the control inputs 2, 3 the block 12.

При наличии импульсов информации на входе возможны две ситуации: тактовые импульсы отстают по фазе от значащих моментов входного сигнала и тактовые импульсы опережают по фазе , значащие моменты. В первой ситуации по вившийс  значащий момент совпадаеIf there are pulses of information at the input, two situations are possible: the clock pulses are lagging in phase from the significant moments of the input signal and the clock pulses are ahead in phase to the significant moments. In the first situation, the most significant moment coincides

5five

00

5five

00

5five

00

5five

с потенциалом О на выходе 2 делител  18 частоты или, что то же самое, на выходе последнего триггера делител  18 частоты.with a potential O at the output 2 of the frequency divider 18 or, equivalently, at the output of the last trigger of the frequency divider 18.

Во второй ситуации он совпадает с потенциалом 1 на этом же выходе. Учитыва , что выход 4 делител  1В частоты соединен с инверсным выходом последнего триггера делител  1В частоты , значащий момент совпадает с потенциалами 1 и О на выходе 4 делител  18 частоты соответственно в первой и второй ситуаци х. Поэтому обе ситуации различаютс  по влением стробов на выходах различных элементов И-НЕ.In the second situation, it coincides with potential 1 at the same output. Considering that the output 4 of the 1B frequency divider is connected to the inverse output of the last trigger of the 1B frequency divider, the significant moment coincides with the potentials 1 and O at the output 4 of the frequency divider 18 in the first and second situations, respectively. Therefore, both situations differ in the appearance of gates at the exits of various AND-NOT elements.

Если тактовые импульсы отстают по фазе от значащих моментов входного сигнала, на выходах первого и третьего элементов И-НЕ 5 и 8 посто нно присутствует потенциал 1, а на выходах п того и шестого элементов И- НЕ 13 и 14 формируютс  стробы длительностью в один период следовани  импуЛьсов задающего генератора 1. Эти стробы формируютс  по принципу выде- лену  значащих моментов входного сигнала . При этом п тьп1 элемент И-НЕ 13 формирует строб при по влении импульса информации, а шестой элемент И-НЕIf the clock pulses are lagging in phase from the significant moments of the input signal, the potential 1 is permanently present at the outputs of the first and third elements AND-NOT 5 and 8, and the gates of the duration of one period are formed at the outputs of the fifth and sixth elements AND 13 and 14 following impulses of the master oscillator 1. These gates are formed according to the principle of singling out the significant moments of the input signal. At the same time, the ntp1 element IS-NOT 13 forms a strobe when information impulse appears, and the sixth element IS-NOT

14точно так же формирует строб при завершении этого импульса. Эти стробы объедин ютс  седьмым элементом И-НЕIt also precisely forms a strobe at the completion of this impulse. These gates are combined with the seventh NAND element.

15и поступают на вход сложени  ре версивного счетчика 19, срабатываклце- го на передних фронтах входных импульсов . На его вход вычитани  в это врем  поступает посто нный потенциал15 and are fed to the input of the addition of the reverse counter 19, which operates on the leading edges of the input pulses. At its entrance to the subtraction at this time comes a constant potential.

п О, формируемый восьмым элементом И-НЕ 16 из потенциалов 1, поступающих с выходов первого и третьего элементов И-НЕ 5 и. 8.nO, formed by the eighth element AND-NOT 16 of the potentials 1, coming from the outputs of the first and third elements AND-NOT 5 and. eight.

Реверсивный счетчик 19 имеет два выхода. На суммирующем выходе а импульс по вл етс  только тогда, когда число импульсов, поступивших на вход сложени , превысит число импульсов, поступивших на вход вычитани , на величину, равную емкости реверсивного счетчика 19.Reversible counter 19 has two outputs. At the summing output a, a pulse appears only when the number of pulses arriving at the addition input exceeds the number of pulses arriving at the subtraction input by an amount equal to the capacity of the reversing counter 19.

По вление импульсов на суммирующем выходе реверсивного счетчика 19 говорит о том, что фаза тактовых импульсов регул рно отстает от фазы значащих моментов входного сигнала. В этом случае дл  подстройки фазы тактовых импульсов вьшолн етс  замена работающего триггера в первой сту51389005The appearance of pulses at the summing output of the reversible counter 19 indicates that the phase of the clock pulses regularly lags behind the phase of the significant moments of the input signal. In this case, to adjust the phase of the clock pulses, the replacement of a working trigger in the first stage is implemented.

пени делител  18 частоты. Это производитс  следующим образом. Импульс с выхода а реверсивного счетчика 19penalties divider 18 frequency. This is done as follows. Impulse from the output of the reversing counter 19

проходит через элемент ИЛИ 20 на счетют на вход включени  реверсивного счетчика 19. На его вход сложени  это врем  поступает посто нный потенциал О, формируемый седьмым эpasses through the element OR 20 to count the input to turn on the reversible counter 19. At its addition input this time receives a constant potential O formed by the seventh e

ный вход триггера 22 управлени , ера- ментом И-НЕ 15 из потенциалов 1,the trigger input 22 of the control, the IS-NE 15 of potentials 1,

.15.15

батывающего на передних фронтах входных импульсов. Сигналы с его выходов беспреп тственно проход т через цепи объединени: , состо щие из первого. }Q элемента И-НЕ 5, первого элемента НЕ 7 и четвертого элемента И-НЕ 9, так как на вторых входах второго и четвертого элементов И-НЕ 6 и 9 второго элемента НЕ 10 в этой ситуации посто нно присутствует потенциал 1 за счет потенциала О на выходе восьмого элемента И-НЕ 16.batting on the leading edges of the input pulses. The signals from its outputs pass unhindered through the chains of the union: consisting of the first. } The Q element is AND-NOT 5, the first element is NOT 7 and the fourth element is AND-NOT 9, since at the second inputs of the second and fourth elements are AND-NOT 6 and 9 of the second element NOT 10, potential 1 is permanently present in this situation due to the potential About the output of the eighth element AND NOT 16.

Под действием входного импульса триггер 22 управлени  измен ет свое тп состо ние и потенциалы на его выходах мен ютс  на противоположные. Соответственно измен ютс  потенциалы на управл ющих входах 2, 3 делител  18 частоты. В результате этого работающий триггер в первой ступени делител  18 частоты останавливаетс , а тот, который был до того остановлен , начинает работу в этот же мо25Under the action of the input pulse, the control trigger 22 changes its TP state and the potentials at its outputs are reversed. The potentials at the control inputs 2, 3 of the frequency divider 18 vary accordingly. As a result, the working trigger in the first stage of the frequency divider 18 stops, and the one that was previously stopped starts operation in the same mode.

поступающих с выходов п того и.шес го элементов И-НЕ 13 и 14.arriving from the outputs of the fifth foreign element IS-NOT 13 and 14.

По вление импульса на вычитающем выходе реверсивного счетчика 19 говорит о том, что фаза тактовых импульсов регул рно опережает фазу зн чащих моментов входного сигнала. В этом случае дл  подстройки фазы тактовых импульсов замен етс  работающий триггер в первой ступени дел тел  18 частоты, но при этом начало работы нового триггера задерживаетс относительно момента остановки пред дущего триггера на врем , равное од ному периоду импульсов задающего ге нератора 1. Смена триггера происход так же, как и при отставании фазы тактовых импульсов. Поэтому дл  пон мани  работы в данном случае достаточно рассмотреть, как осуществл ет с  задержка включени  нового тригге ра в первой ступени делител  18 частот Задержка включени  нового триггера достигаетс  с помощью запрещак цих стробов длительностью в один п ериод следовани  импульсов задающего гене ратора 1. Стробы формируютс  дев ты элементом И-НЕ 21 из стробов опереж ни , поступающих с первого и третье элементов И-НЕ 5 и 8, поэтому запре щающий строб по времени всегда совп дает с одним из стробов опережени  Формирование производитс  следующим .образом. В момент по влени  импуль на вычитающем выходе b реверсивного счетчика 19 на втором входе дев тог элемента И-НЕ 21 по вл етс  потенци ал 1, разрешающий прохождение на его выход сигнала, поступающего в э врем  на его первый вход. Поэтому по вление импульса на выходе реверсивного счетчика 19 совпадает по вр мени с передним фронтом одного из входных импульсов, в качестве которых в данном случае выступают строб опережени . Прохождение одного из них на выход дев того элемента И-НЕ 21 приводит к тому, что на его выхоThe appearance of a pulse at the subtractive output of the reversing counter 19 indicates that the phase of the clock pulses regularly ahead of the phase of the significant moments of the input signal. In this case, to adjust the phase of the clock pulses, the working trigger is replaced in the first stage of frequency divider 18, but the start of the new trigger is delayed relative to the moment of stopping the previous trigger by a time equal to one period of the master oscillator 1. A change of the trigger occurs as well as the lag phase of the clock pulses. Therefore, to understand the work in this case, it is sufficient to consider how the new trigger in the first stage of the 18 frequency divider is delayed. The activation of the new trigger is achieved by disabling the gates with a duration of one pulse of the master oscillator 1. Gates are formed Nine of elements AND-NOT 21 of advance gates arriving from the first and third elements of AND-NOT 5 and 8, therefore the prohibitive gate always coincides with one of the advancing gates in time. next image. At the moment of appearance of a pulse at the subtractive output b of the reversible counter 19 at the second input, the nine NO-NE element 21 appears potential 1, which allows the output of the signal arriving at its first input at its time. Therefore, the appearance of a pulse at the output of the reversible counter 19 coincides in time with the leading edge of one of the input pulses, which in this case are the advancing strobe. Passing one of them to the output of the virgin element AND-NOT 21 results in its output

мент. Первое переключение его происходит спуст  половину периода следовани  импульсов задающего генератора 1 после смены состо ни  триггера 22 управлени  и, соответственно, смены управл ющих потенциалов на выходах 1, 2 блока выбора триггера 2 и входах 2, 3 делител  18 частоты. За счет этого фаза тактовых импульсов сдвигаетс  в сторону опережени  на величину, равную половине периода следовани  импульсов задающего генератора 1.cop Its first switching takes place after half the period of the following pulses of the master oscillator 1 after changing the state of the control trigger 22 and, accordingly, changing the control potentials at the outputs 1, 2 of the trigger selection block 2 and the inputs 2, 3 of the frequency divider 18. Due to this, the phase of the clock pulses is shifted in the direction of advance by an amount equal to half the period of the pulse of the master oscillator 1.

Если тактовые импульсы опережают по фазе значащие моменты входного сигнала, на выходе п того и шестого элементов И-НЕ 13 и 14 посто нно присутствует потенциал 1, а на выходах первого и третьего элементов И-НЕ 5 и 8 формируютс  стробы длительностью в один период следовани  импульсов задающего генератора 1.. Формирование производитс  так же, как и в предьщущей ситуации. При этом первый элемент И-НЕ 5 формирует строб при по влении импульса информации,If the clock pulses are ahead of the significant moments of the input signal in phase, the output of the fifth and sixth elements AND-NOT 13 and 14 permanently present potential 1, and the outputs of the first and third elements AND-NOT 5 and 8 form gates of the same duration pulses of the master oscillator 1. The formation is performed in the same way as in the previous situation. At the same time, the first element AND-NOT 5 forms a strobe when an information pulse is received,

30thirty

3535

4040

4545

5050

По вление импульса на вычитающем выходе реверсивного счетчика 19 говорит о том, что фаза тактовых импульсов регул рно опережает фазу зна- чащих моментов входного сигнала. В этом случае дл  подстройки фазы тактовых импульсов замен етс  работающий триггер в первой ступени делител  18 частоты, но при этом начало работы нового триггера задерживаетс  относительно момента остановки предыдущего триггера на врем , равное одному периоду импульсов задающего генератора 1. Смена триггера происходит так же, как и при отставании фазы тактовых импульсов. Поэтому дл  понимани  работы в данном случае достаточно рассмотреть, как осуществл етс  задержка включени  нового тригге- ра в первой ступени делител  18 частоты. Задержка включени  нового триггера достигаетс  с помощью запрещак цих стробов длительностью в один п ериод следовани  импульсов задающего генератора 1. Стробы формируютс  дев тым элементом И-НЕ 21 из стробов опережени , поступающих с первого и третьего элементов И-НЕ 5 и 8, поэтому запрещающий строб по времени всегда совпадает с одним из стробов опережени . Формирование производитс  следующим .образом. В момент по влени  импульса на вычитающем выходе b реверсивного счетчика 19 на втором входе дев того. элемента И-НЕ 21 по вл етс  потенциал 1, разрешающий прохождение на его выход сигнала, поступающего в это врем  на его первый вход. Поэтому по вление импульса на выходе реверсивного счетчика 19 совпадает по времени с передним фронтом одного из входных импульсов, в качестве которых в данном случае выступают стробы опережени . Прохождение одного из них на выход дев того элемента И-НЕ 21 приводит к тому, что на его выхо 0The occurrence of a pulse at the subtractive output of the reversible counter 19 indicates that the phase of the clock pulses regularly ahead of the phase of the significant moments of the input signal. In this case, to adjust the clock phase, the working trigger in the first stage of the frequency divider 18 is replaced, but the start of the new trigger is delayed relative to the moment the previous trigger stops by a time equal to one period of the master oscillator pulse. Change of the trigger occurs the same as and when the lag phase of the clock pulses. Therefore, to understand the work in this case, it is sufficient to consider how the inclusion of a new trigger is implemented in the first stage of the frequency divider 18. The delay of switching on a new trigger is achieved by means of prohibiting gates with a duration of one period of following the pulses of the master oscillator 1. Gates are formed by the ninth AND-21 element from the forward-gate gates coming from the first and third AND-HE elements 5 and 8, therefore the prohibitive gate the time always coincides with one of the advance gates. The formation is carried out as follows. At the moment of occurrence of a pulse at the subtractive output b of the reversible counter 19 at the second input of the ninth. element NAND 21 appears potential 1, allowing the passage at its output of a signal arriving at this time at its first input. Therefore, the occurrence of a pulse at the output of the reversible counter 19 coincides in time with the leading edge of one of the input pulses, which in this case are the advancing gates. Passing one of them to the output of the ninth element AND-NOT 21 leads to the fact that on its output 0

а третий элемент И-НЕ 8 точно так же 55де формируетс  потенциал О на вреформирует строб при завершении этогом , равное длительности строба опереимпульса . Эти стробы объедин ютс  ени , или, что то же самое, одномуand the third element of AND-NE 8, in the same way, the potential O is formed on the basis of the duration of the pulse of the pulse. These gates are combined, or, which is the same, to one

восьмым элементом И-НЕ 16 и поступа-периоду следовани  импульсов задак цеют на вход включени  реверсивного счетчика 19. На его вход сложени  в это врем  поступает посто нный потенциал О, формируемый седьмым эле15the eighth element AND-NOT 16 and the arrival-period of the pulses of the order are inputted to the activation input of the reversible counter 19. At this time the constant potential O arrives, which is generated by the seventh ele15.

}Q тп } Q tp

2525

30thirty

3535

4040

4545

5050

поступающих с выходов п того и.шестого элементов И-НЕ 13 и 14.arriving from the outputs of the nth and sixth elements AND-NOT 13 and 14.

По вление импульса на вычитающем выходе реверсивного счетчика 19 говорит о том, что фаза тактовых импульсов регул рно опережает фазу зна- чащих моментов входного сигнала. В этом случае дл  подстройки фазы тактовых импульсов замен етс  работающий триггер в первой ступени делител  18 частоты, но при этом начало работы нового триггера задерживаетс  относительно момента остановки предыдущего триггера на врем , равное одному периоду импульсов задающего генератора 1. Смена триггера происходит так же, как и при отставании фазы тактовых импульсов. Поэтому дл  понимани  работы в данном случае достаточно рассмотреть, как осуществл етс  задержка включени  нового тригге- ра в первой ступени делител  18 частоты. Задержка включени  нового триггера достигаетс  с помощью запрещак цих стробов длительностью в один п ериод следовани  импульсов задающего генератора 1. Стробы формируютс  дев тым элементом И-НЕ 21 из стробов опережени , поступающих с первого и третьего элементов И-НЕ 5 и 8, поэтому запрещающий строб по времени всегда совпадает с одним из стробов опережени . Формирование производитс  следующим .образом. В момент по влени  импульса на вычитающем выходе b реверсивного счетчика 19 на втором входе дев того. элемента И-НЕ 21 по вл етс  потенциал 1, разрешающий прохождение на его выход сигнала, поступающего в это врем  на его первый вход. Поэтому по вление импульса на выходе реверсивного счетчика 19 совпадает по времени с передним фронтом одного из входных импульсов, в качестве которых в данном случае выступают стробы опережени . Прохождение одного из них на выход дев того элемента И-НЕ 21 приводит к тому, что на его выхо 0The occurrence of a pulse at the subtractive output of the reversible counter 19 indicates that the phase of the clock pulses regularly ahead of the phase of the significant moments of the input signal. In this case, to adjust the clock phase, the working trigger in the first stage of the frequency divider 18 is replaced, but the start of the new trigger is delayed relative to the moment the previous trigger stops by a time equal to one period of the master oscillator pulse. Change of the trigger occurs the same as and when the lag phase of the clock pulses. Therefore, to understand the work in this case, it is sufficient to consider how the inclusion of a new trigger is implemented in the first stage of the frequency divider 18. The delay of switching on a new trigger is achieved by means of prohibiting gates with a duration of one period of following the pulses of the master oscillator 1. Gates are formed by the ninth AND-21 element from the forward-gate gates coming from the first and third AND-HE elements 5 and 8, therefore the prohibitive gate the time always coincides with one of the advance gates. The formation is carried out as follows. At the moment of occurrence of a pulse at the subtractive output b of the reversible counter 19 at the second input of the ninth. element NAND 21 appears potential 1, allowing the passage at its output of a signal arriving at this time at its first input. Therefore, the occurrence of a pulse at the output of the reversible counter 19 coincides in time with the leading edge of one of the input pulses, which in this case are the advancing gates. Passing one of them to the output of the ninth element AND-NOT 21 leads to the fact that on its output 0

55де формируетс  потенциал О на врего генератора 1 , После окончани  ба опережени  на выходе дев того элемента И-НЕ 21 восстанавливаетс  потенциал 1.55e potential O is formed on the alternator 1. After the end of the advance bank, the potential 1 is restored at the output of the ninth NAND 21 element.

Поступление этого сигнала на входы обоих цепей объединени , состо щих из второго элемента И-НЕ 6, первого элемента НЕ 7, четвертого элемента И-НЕ 9 и второго элемента НЕ 10 формирует на выходах 1, 2 блока выбора триггера 2 потенциал О, совпадающий по времени и длительности с таким же потенциалом на выходе дев того элемента И-НЕ 2t. Начало этого потенциала совпадает с моментом смены состо ни  триггера 22 управлени , переключаемого в данном случае импульсом с вычитающего выхода реверсивного счетчика 19, проход щим через элемент ШШ 20 V Поэтому дл  останавли- tThe arrival of this signal at the inputs of both combining circuits consisting of the second element NAND 6, the first element NOT 7, the fourth element NAND 9 and the second element NOT 10 forms an output potential O at outputs 1, 2 of the trigger selection block 2, time and duration with the same potential at the output of the ninth element AND-NOT 2t. The beginning of this potential coincides with the moment of the change of state of the control trigger 22, switched in this case by the pulse from the subtractive output of the reversible counter 19, passing through the SHSh 20 V element. Therefore, for stopping t

ваемого триггера в первой ступени делител  18 частоты рассматриваемый потенциал подтверждает состо ние остановки , заданное ему триггером 22 управлени . Реальное действие будет оказано только на тот триггер в первой ступени делител  18 частоты, который дсл1гжен начать свою работу после смены состо ни  триггера управлени  22.in the first stage of the frequency divider 18, the potential in question confirms the state of the stop given to it by the control trigger 22. The real action will be exerted only on that trigger in the first stage of the frequency divider 18, which should start its work after a change in the state of the control trigger 22.

Это действие выразитс  в том, что потенциал 1, который выдан триггером 22 управлени  на установочный вход включаемого триггера, не проходит через цепь объединени  на выход блока 2 выбора триггера. Он по вл етс  на выходе блока только после окончани  запрещающего строба на выходе дев того элемента И-НЕ 21. В результате этого реальна  выдача разрешени  начала работы дл  нового триггера в первой ступени делител  18 частоты задержитс  относительно момента остановки другого триггера на врем , равное одному периоду сле- довани  импульсов задающего генератора 1. Первое переключение включаемого триггера в данном случае произойдет спуст  полтора периода следовани  импульсов заданицего генератора 1 относительно момента остановки пре- дьдущего Триггера.This action is expressed in that the potential 1, which is issued by the control trigger 22 to the installation input of the included trigger, does not pass through the combination circuit to the output of the trigger selection unit 2. It appears at the output of the block only after the end of the prohibitive strobe at the output of the ninth NAND 21 element. As a result, the actual issuance of the start-up permission for the new trigger in the first stage of the frequency divider 18 will be delayed relative to the moment of stopping the other trigger the tracing period of the pulses of the master oscillator 1. The first switching of the included trigger in this case will occur after one and a half period of the pulses of the task generator 1 relative to the moment of stopping duschego Trigger.

За счет сочетани  смены триггераBy combining a trigger change

10ten

1515

2020

2525

30thirty

3535

4040

4545

5050

равную половине периода следовани  импульсов задающего генератора 1.equal to half the period of the pulses of the master oscillator 1.

Две рассмотренные ситуации соответствуют случаю отклонени  фазы тактовых импульсов от фазы значащих моментов принимаемого сигнала. Сигналы , поступающие на вход реверсивного счетчика 19,  вл ютс  суммой регул рной и случайной составл ющих. Направление отклонени  фазы создает регул рную составл ющую. Случайна  составл юща  определ етс  смещением значащих моментов принимаемого сигнала под действием помехи. За счет усреднени  вли ни  случайной составл ющей ослабл етс  и подстройка фазы тактовых импульсов производитс  в соответствии с направлением отклонени  фазы тактовых импульсов, т.е. в соответствии с регул рной составл ющей сигнала на входе реверсивного счетчика 19.The two situations considered correspond to the case when the phase of the clock pulses deviates from the phase of the significant moments of the received signal. The signals to the input of the reversible counter 19 are the sum of the regular and random components. The direction of the phase deviation creates a regular component. The random component is determined by the offset of the significant moments of the received signal under the action of interference. By averaging, the effect of the random component is attenuated and the phase of the clock pulses is adjusted in accordance with the direction of the clock pulse phase deviation, i.e. in accordance with the regular component of the signal at the input of the reversible counter 19.

При отсутствии расхождени  фаз тактовых импульсов и значащих моментов принимаемого сигнала на входе реверсивного счетчика 19 присутствует только случайна  составл юща  сигнала . За счет ее усреднени  вли ние краевых искажений на фазу тактовых импульсов ослаблено в той же степени, что и при расхождении фаз.In the absence of a phase difference of the clock pulses and significant moments of the received signal, only a random signal component is present at the input of the reversing counter 19. Due to its averaging, the influence of edge distortions on the phase of the clock pulses is weakened to the same extent as in the case of phase divergence.

Claims (1)

Формула изобретени Invention Formula Устройство дискретной автоподстройки фазы тактовых импульсов по авт. св. № 1062878, отличающеес  тем, что, с целью повышени  точности фазировани  путем усреднени  вли ни  краевых искажений на фазу тактовых импульсов, блок выбора триггера содержит последовательно соединенные триггер прив зки и триггер задержки, а также первый, второй, третий, четвёртый, п тый, шестой элементы И-НЕ, реверсивный счетчик, элемент ИЛИ, триггер управлени , седьмой, восьмой и дев тый элементы И-НЕ, первый, второй и третий элементы НЕ, при этом пр мой выход триггера прив зки соединен с первыми входами первого и третьего элементов И-НЕ, вторые входы которых подключены к инверсному выходу триггера задержки.The device of discrete auto-tuning of the phase of clock pulses according to the author. St. No. 1062878, characterized in that, in order to improve the phasing accuracy by averaging the influence of edge distortions on the phase of the clock pulses, the trigger selection unit contains successively connected binding trigger and delay trigger, as well as the first, second, third, fourth, fifth, sixth NAND elements, reversible counter, OR element, control trigger, seventh, eighth and ninth NAND elements, first, second and third NO elements, while the direct output of the anchor trigger is connected to the first inputs of the first and third elements And-NO, Tue The second inputs of which are connected to the inverse output of the trigger delay. в первой ступени делител  18 частоты 55пр мой выход которого соединен с перс задержкой включени  нового триггеравыми входами второго и четв -ртогоin the first stage, the divider 18 of the 55dp frequency, my output is connected to the pers delay of switching on the new trigger-like inputs of the second and fourth-third фаза тактовых импульсов сдвигаетс элементов И-НЕ, вторые входы которыхthe phase of the clock pulses is shifted by the NAND elements, the second inputs of which в сторону отставани  на величину,подключены к инверсном выходу триг0in the direction of lag by the value, are connected to the inverse of the output 5five 00 5five 00 5five 00 5five 00 равную половине периода следовани  импульсов задающего генератора 1.equal to half the period of the pulses of the master oscillator 1. Две рассмотренные ситуации соответствуют случаю отклонени  фазы тактовых импульсов от фазы значащих моментов принимаемого сигнала. Сигналы , поступающие на вход реверсивного счетчика 19,  вл ютс  суммой регул рной и случайной составл ющих. Направление отклонени  фазы создает регул рную составл ющую. Случайна  составл юща  определ етс  смещением значащих моментов принимаемого сигнала под действием помехи. За счет усреднени  вли ни  случайной составл ющей ослабл етс  и подстройка фазы тактовых импульсов производитс  в соответствии с направлением отклонени  фазы тактовых импульсов, т.е. в соответствии с регул рной составл ющей сигнала на входе реверсивного счетчика 19.The two situations considered correspond to the case when the phase of the clock pulses deviates from the phase of the significant moments of the received signal. The signals to the input of the reversible counter 19 are the sum of the regular and random components. The direction of the phase deviation creates a regular component. The random component is determined by the offset of the significant moments of the received signal under the action of interference. By averaging, the effect of the random component is attenuated and the phase of the clock pulses is adjusted in accordance with the direction of the clock pulse phase deviation, i.e. in accordance with the regular component of the signal at the input of the reversible counter 19. При отсутствии расхождени  фаз тактовых импульсов и значащих моментов принимаемого сигнала на входе реверсивного счетчика 19 присутствует только случайна  составл юща  сигнала . За счет ее усреднени  вли ние краевых искажений на фазу тактовых импульсов ослаблено в той же степени, что и при расхождении фаз.In the absence of a phase difference of the clock pulses and significant moments of the received signal, only a random signal component is present at the input of the reversing counter 19. Due to its averaging, the influence of edge distortions on the phase of the clock pulses is weakened to the same extent as in the case of phase divergence. Формула изобретени Invention Formula Устройство дискретной автоподстройки фазы тактовых импульсов по авт. св. № 1062878, отличающеес  тем, что, с целью повышени  точности фазировани  путем усреднени  вли ни  краевых искажений на фазу тактовых импульсов, блок выбора триггера содержит последовательно соединенные триггер прив зки и триггер задержки, а также первый, второй, третий, четвёртый, п тый, шестой элементы И-НЕ, реверсивный счетчик, элемент ИЛИ, триггер управлени , седьмой, восьмой и дев тый элементы И-НЕ, первый, второй и третий элементы НЕ, при этом пр мой выход триггера прив зки соединен с первыми входами первого и третьего элементов И-НЕ, вторые входы которых подключены к инверсному выходу триггера задержки.The device of discrete auto-tuning of the phase of clock pulses according to the author. St. No. 1062878, characterized in that, in order to improve the phasing accuracy by averaging the influence of edge distortions on the phase of the clock pulses, the trigger selection unit contains successively connected binding trigger and delay trigger, as well as the first, second, third, fourth, fifth, sixth NAND elements, reversible counter, OR element, control trigger, seventh, eighth and ninth NAND elements, first, second and third NO elements, while the direct output of the anchor trigger is connected to the first inputs of the first and third elements And-NO, Tue The second inputs of which are connected to the inverse output of the trigger delay. 5пр мой выход которого соединен с пергера прив зки и к входу триггера задержки , выходы первого и второго элементов И-НЕ соединены через п тый элемент И-НЕ с входом сложени  реверсивного счетчика, выходы третьего и четвертого элементов И-НЕ подключены через шестой элемент И-НЕ к входу вычитани  реверсивного счетчика и первому входу седьмого элемента И-НЕ, второй вход которого соединен с первым входом элемента ИЛИ и с вычитающим выходом реверсивного счетчика, суммирующий выход которого подключен к второму входу элемента ШМ, выход которого соединен с тактовым входом триггера управлени , выходы которого подключены к первым входам восьмого и дев того элементов И-НЕ, вторые входы которых объединены и соединены с выходом седьмого элемента И-НЕ, причем J-вход триггера прив зки подключен через третий элемент НЕ к своему К-входу и  вл етс  информационнымThe 5th output of which is connected to the pergee of the binding and to the input of the delay trigger, the outputs of the first and second elements of the NAND are connected via the fifth element of the NAND to the input of the addition of the reversible counter, and the outputs of the third and fourth elements of the NAND are connected through the sixth element of the AND - NOT to the subtraction input of the reversible counter and the first input of the seventh NAND element, the second input of which is connected to the first input of the OR element and to the subtractive output of the reversible counter, the summing output of which is connected to the second input of the CM element, output of which It is connected to the clock input of the control trigger, the outputs of which are connected to the first inputs of the eighth and ninth elements of NAND, the second inputs of which are combined and connected to the output of the seventh element of NAND, and the J-input of the triggering signal is connected through the third element NOT to its K input and is informational. 10ten 9005 О9005 O входом устройства, тактовый вход триггера задержки  вл етс  первым входом блока выбора триггера, вторым входом которого служит тактовый вход триггера прив зки, третьи входы третьего и четвертого элементов И-НЕ объ.еди- нены и  вл ютс  третьим входом блока выбора триггера, четвертый вход которого подключен к объединенным третьим входам первого и второго элементов И-НЕ и соединен с четвертым выходом делител  частоты, выход восьмого элемента И-НЕ подключен к входу первого элемента НЕ, выход которого  вл етс  первьш выходом блока выбора триггера, вторым выходом которого  вл етс  выход второго элемента НЕ, вход которого соединен с выводом дев того элемента И-НЕ,.пр мой и инверсньй выходы триггера задержки  вл ютс  соответственно третьим и четвертым выходами блока выбора триггера.the input of the device, the clock trigger trigger input is the first input of the trigger selection block, the second input of which is the trigger trigger clock input, the third inputs of the third and fourth AND – NOT elements are united and are the third input of the trigger selection block, the fourth input which is connected to the combined third inputs of the first and second elements AND-NOT and connected to the fourth output of the frequency divider, the output of the eighth element AND-NOT is connected to the input of the first element NOT, the output of which is the first output of the selection unit t the trigger, the second output of which is the output of the second element NOT, the input of which is connected to the output of the ninth element NAND, the direct and inverse outputs of the delay trigger are respectively the third and fourth outputs of the trigger selection unit. 1515 2020