SU1376106A1

SU1376106A1 - Аналого-цифровое интегрирующее устройство

Info

Publication number: SU1376106A1
Application number: SU864086472A
Authority: SU
Inventors: Анатолий Вениаминович Комаров
Original assignee: Филиал "Восход" Московского Авиационного Института Им.Серго Орджоникидзе
Priority date: 1986-07-09
Filing date: 1986-07-09
Publication date: 1988-02-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в качестве операционного блока аналоговых и аналого-цифровых вмчислительных систем, а также в устройствах предварительной обработки ииформахщи, в частности в анализаторах спектра. Цель изобретени - упрощение устройства и расширение функциональных возможностей за счет реализации режима хранени результата. Устройство содержит преобразователь 1 напр жени в частоту, реверсивный счетчик 2, цифроаналоговый преобразователь 3, умножак ций цифроаналоговый преобразователь 4, элемент ИС- КШЗЧАЩЕЕ ИЛИ 5, триггер 7, дешифратор 18, элемент ИЛИ-НЕ 6, элементы И-НЕ 19-23, формирователь 24 импуль- сов. В аналого-цифровом интегрирующем устройстве диапазон изменени напр жени на аналоговом выходе 12 устройства соответствует диапазону изменени напр жени на аналоговом ин-- формационном входе 15 устройства, а разр дность и формат выходного цифрового сигнала - разр дности и формату входного цифрового сигнала. Кроме того , в устройстве реализуетс режим хранени результатов путем задани нулевого сигнала на входе 26 задани режима устройства. 4 шт. С. (/) СО Од О5 .Г

Description

Изобретение относитс к вычислительной технике и может быть использовано в устройствах предварительной обработки информации, в частности в анализаторах спектра, а также в качестве операционного блока аналоговых и аналого-цифровых вычислительных систем.

Цель изобретени - упрощение устройства и расширение функциональных возможностей за счет реализации режима хранени результата.

На фиг. 1 представлена функциональ на схема аналого-цифрового интегрирующего устройства; на фиг. 2 - временные Диаграммы работы реверсивного счетчика, триггера и дешифратора при выполнении операции суммировани в реверсивном счетчике; на фиг. 3 - то же, при выполнении операции вычитани -в реверсивном счетчике; на фиг.4 принципиальна схема формировател импульсов.

Аналого-цифровое интегрирующее устройство (фиг. 1) содержит преобразователь 1 напр жени в частоту, реверсивный счетчик 2, цифроанало- говый преобразователь 3, умножающий цифроаналоговый преобразователь 4, элемент ИСКЛЮЧАЮВ ЕЕ ИЛИ 5, элемент ИЛИ-НЕ 6, триггер 7, элемент И 8, тактовый вход 9 устройства, цифровой вход 10 начальных условий устройства , цифровой выход И устройства, ан логовый выход 12 устройства, контрольный выход 13 устройства, знаковый выход 14 устройства, аналоговый информационный вход 15 устройства, знаковый вход 16 устройства, первый вход 17 задани режима устройства, дешифратор 18, п ть элементов И-НЕ 19-23, формирователь 24 импульсов, знаковый вход 25 задани начальных условий устройства, второй вход 26 задани режима устройства, цифровой информационный вход 27 устройства.

Формирователь 24 импульсов (фиг.4 содержит три элемента И-НЕ 28-30 и интегрирующую КС-цепь 31, причем входы элемента И-НЕ 28 вл ютс входом, а выход элемента И-НЕ 30 - выходом формировател .

Устройство функционирует в трех режимах: Подготовка, Работа и Хранение результата. Режим Подготовка устанавливаетс единичными значени ми сигналов на входах 17 и 26 устройства и используетс дл установки начальных условий в аналого

0

5

0

5

0

5

0

5

0

5

цифровом интегрирующем устройстве.- Начальные услови представлены пр мым кодом, мантисса которого подаетс на цифровой вход 10 начальных условий устройства, а знак - на знаковый вход 25 начальных условий устройства. При единичном сигнале на входе 17 устройства реверсивный счетчик 2 переводитс в режим приема информации с установочного входа, что позвол ет записать в его младпте разр ды любой п-разр дный код, подав его на вход 10 устройства. В старший (п+1)-й разр д при этом записываетс нуль, поскольку (п+1)-й разр д установочного входа реверсивного счетчика 2 св зан с общей точкой устройства. Единичное значение сигнала иа входе 17 устройства также позвол ет записать в триггер 7 код знака начальных условий, подав его на вход 25 устройства. При этом используетс канал предустановки триггера 7, в который вход т третий 21, четвертый 22 и п тый 23 элементы И-НЕ. При йереходе сигнала на входе 17 устройства из единичного значени в нулевое (при единичном сигнале на входе 26 устройства) устройство переходит в режим Работа. Реверсивный счетчик 2 при этом переходит в счетный режим и его содержимое мен етс после прихода каждого импульса на его счетный вход.

Эти импульсы формируютс на информационном выходе преобразовател 1 напр жени в частоту и при необходимости , обостр ютс (укорачиваютс ) с помощью формировател 24 сигнала. Импульсы на выходе формировател 24 сигнала представл ют собой приращени интеграла входного воздействи устройства. Знак приращени формируетс на знаковом выходе преобразовател 1 напр жени в частоту в виде того или иного значени логической переменной. Так, нулевое значение этой переменной определ ет приращение положительной величины интеграла , а единичное значение - приращение отрицательной величины интеграла . Значение логической переменной на знаковом выходе преобразовател 1 напр жени в частоту управл ет режимом реверсивного счетчика 2, поскольку знаковый выход преобразовател 1 напр жени в частоту через первый вход элемента ИСКЛЮЧАЮЩЕ ИЛИ 5, дешифратор 18 и первый элемент И-НЕ 19 соединен со знаковым входом реверсивного счетчика 2. Нулевой сигнал на выходе первого элемента И-НЕ 19 переводит реверсивный счетчик 2 в режим суммировани , а единичный - в режим вычитани . В реверсивном счетчике 2 при этом формируетс текущее значение мантиссы интеграла от входного воздействи устройства в пр мом коде. Код знака текущего значени интеграла от входного воздействи формируетс в триггере 7, пр мой выход которого вл етс знаковым выхо- дом 14 устройства. Мантисса интеграла входного воздействи устройства формируетс в п младщих разр дах реверсивного счетчика 2, совокупность выходов которых вл етс цифровым выходом 11 устройства, который совместно со знаковым выходом 14 устройства образует цифровой информационный (п+1) разр дный выход устройства. Одновременно мантисса и знак текущего значени интеграла входного воздействи устройства подаютс на вход цифро- аналогового преобразовател 3, на выходе которого формируетс соответствующее напр жение, подаваемое на аналоговый выход 12 устройства, В старшем (п+1)-м разр де реверсивного счетчика 2 формируетс сигнал логической единицы при переносе из п младших разр дов. Этот перенос можно рассматривать как переполнение разр дной сетки, поэтому выход старшего разр да реверсивного счетчика 2 соединен с контрольным выходом 13 устройства. По вление единичного сигнала на этом выходе свидетельствует о необходимости прервать вычислительный процесс в рассматриваемом устройстве и во всей аналого-цифровой вычислительной системе, в которую это устройство входит.

Формирование пр мого кода текущего значени интеграла входного воздействи устройства в реверсивном счетчике 2 и триггере 7 происходит с помощью элемента ИЛИ-НЕ 6, дешифратора 18, первого элемента И-НЕ 19, второго элемента И-НЕ 20 и элемента И 8, Принцип формировани пр мого кода интеграла входного воздействи устройства в реверсивном счетчике 2 и триггере 7 иллюстрируетс временными диаграммами (фиг, 2 и 3), На фиг. 2 показан процесс суммировани () в реверсивном счетчике 2 (символом СТ2 обозначено содержимое реверсивного счетчика 2), В момент времени

0

5

0

5

0

5

0

5

0

5

t|j в реверсивном счетчике 2 находитс некоторое отрицательное число (диаграммы ГСТ2 и с), поэтому после прихода каждого выходного импульса фор- ( мировател 24 сигнала содержимое реверсивного счетчика 2 уменьшаетс (моменты времени to, t, t на диаг граммах f, d, CT2i). В момент времени t содержимое реверсивного счетчика 2 становитс равным нулю, при этом , , (диаграммы f, ГСТ2, Ъ, d, е, фиг, 2). Это приводит к тому, что следующий входной импульс инвертирует знак содержимого реверсивного счетчика 2 (диаграмма с в момент времени tj, фиг, 2) и увеличивает содержимое реверсивного счетчика 2 (момент времени t, на ди- аграмме СТ2, фиг, 2), Каждый по- следз ющий входной импульс реверсивного счетчика 2 увеличивает его содержимое ( моменты времени t, t5, tg на диаграммах f, d, ГСТ2, фиг, 2),

Увеличение содержимого реверсивного счетчика 2 возможно до максимального значени , поскольку по приходу следующего суммирующего импульса содержимое п младших разр дов обиулитс , а в старщий (п+1)-й разр д возникнет перенос, сигнализирующий о переполнении разр дной сетки (мрмент времени t на диаграммах f, СТ2, g, фиг, 2).

Временные диаграммы процесса вычитани в.реверсивном счетчике 2 () представлены на фиг, 3, Эти процессы во многом аналогичны рассмотренным процессам суммировани (с учетом того, что в момент времени tp в реверсивном счетчике 2 находитс некоторое положительное число), Отличие заключаетс во временной зависимости знака содержимого реверсивного сметчика 2 (диаграмма с на фиг, 3), Дл надежной работы реверсивного счетчика 2 счетные импульсы должны быть достаточно короткими (их длительность должна быть меньше суммарной задержки в реверсивном счетчике 2, элементе ИЛИ-НЕ 6, дешифраторе 18 и первом (или втором) элементе И-НЕ 19), Функцию укорочени счетных импульсов реверсивного счетчика 2 (если это необходимо) выполн ет формирователь 24 сигнала. Длительность выходных импульсов в формирователе 24 сигнала определ етс посто нной времени RC-цепочки, что позвол ет установить необходимые пара513

метры выходных импульсов, которые могут по вл тьс только при единичном сигнале на втором входе 26 задани режима устройства.

При нулевом сигнале на втором вхо- де 26 задани режима устройства счетные импульсы на вход реверсивного счетчика 2 не проход т, что позвол ет реализовать режим Хранение результатов (режим Останов) при нуле- вом сигнале на первом входе 17 задани режима устройства. В этом режиме содержимое реверсивного счетчика 2 не измен етс , что позвол ет после изменени значений параметров некоторых операционных блоков (в составе аналого-цифровой вычислительной системы ) продолжать интегрирование (решение задачи).

В реверсивном счетчике 2 форми- руатс код, пропорциональный интегралу произведени двух сигналов, один из которых представлен аналоговой формой и подаетс на аналоговый информационный вход 15 устройства (U ) а другой сигнал - цифровой формой. Входной цифровой сигнал устройства представлен пр мым (п+1)-разр дным кодом, старший разр д которого вл етс знаковым и подаетс в устрой- ство через знаковый вход 16 устройства . Остальные п разр дов представл ют собой мантиссу и подаютс в устройство через цифровой информационный вход 27 устройства, который пр - МО св зан с цифровым входом второго цифроаналогового преобразовател 4. Элемент ИСКЛЮЧАЮВ ЕЕ ИЛИ 5 обрабатывает знаки входного аналогового сигнала (формируетс на знаковом выходе преобразовател 1 напр жени в частоту ) и цифрового сигнала. Если входной цифровой сигнал положителен, то знаковый сигнал его равен нулю.При этом элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5 пе- редает знаковый сигнал преобразовател 1 напр жени в частоту без изменени . В противном случае знаковый сигнал преобразовател 1 напр жени в частоту инвертируетс .

Claims

Формула изоб ре тени

Аналого-цифровое инте1 рирующее устройство, содержащее преобразователь напр жени в частоту, тактовый вход которого вл етс тактовым входом устройства, а информационный вход подключен к выходу умножающего циф

5

0 5 0 r 0 З

0

5

066

роаналогового преобразовател , входы которого вл ютс аналоговьм и цифровым информационными входами устройства соответственно, знаковый выход преобразовател напр жени в частоту подключен к первому входу элемента ИСКЛЮЧАМЦЕЕ ИЛИ, второй вход которого св зан со знаковым входом устройства, реверсивнь1й счетчик, установочный вход которого соединен с цифровым входом задани начальных условий устройства, п младших выходных разр дов реверсивного счетчика вл ютс цифровым выходом устройства и соеди- нены с входом элемента ИЛИ-НЕ и с цифровым входом цифроаналогового преоб- разовател , выход которого вл етс аналоговым выходом устройства, (п+ +1)-й выходной разр д реверсивного . счетчика соединен с контрольным выходом устройства, а вход управлени режимом вл етс первым входом задани режима устройства, триггер, вход синхронизации которого соединен с выходом элемента И, пр мой выход триггера вл етс знаковым выходом устройства, отличающеес тем, что, с целью упрощени устройства и расширени функциональных возможностей за счет реализации режима хранени результата, в устройство введены дешифратор, п ть элементов И-НЕ и формирователь импульсов, причем выход элемента ИСКШ)ЧА1 ЯЦЕЕ ИЛИ соединен с первым входом дешифратора, второй вход которого соединен с выходом элемента ИЛИ-НЕ, а третий вход подключен к пр мому выходу триггера, соединенному со знаковым входом цифроаналогового преобразовател , информационный выход преобразовател напр жение - частота подключен к информационному входу формировател импульсов, вход разрешени которого вл етс вторым входом задани режима устройства, а выход соединен со счетным входом реверсивного счетчика и первым входом элемента И, второй вход которого подключен к выходу первого элемента И-НЕ, входами соединенного с четными выходами дешифратора , нечетные выходы которого подключены к второго элемента И- НЕ, выходом соединенного со знаковым входом реверсивного счетчика, знаковый вход начальных условий устройства соединен с первым входом третьего элемента И-НЕ и через четвертый элемент И-НЕ - с первым входом п то- .

71376106

го элемента И-НЕ, вторые входы третьего и п того элементов И-НЕ соединены с первым входом задани режима устройства, выходы третьего и п то8

го элементов И-НЕ соединеныс входом установки и входом сброса триггера соответственно , информационный вход которого подключен к его инверсному выходу.

п п п п

0U&Z

л

л

сриеЛ