SU1372594A1 - Apparatus for extracting signal extremums - Google Patents

Abstract

Изобретение относитс  к иктуль- сной технике и может быть использовано при построении ан изаторов функций распределени  экстремумов, при определении временного положени  экстремумов и моментов синхронизации в устройствах автоматики и техники св зи. Целью изобретени   вл етс  повышение точности и помехоустойчивости устройства выделени  экстремумов сигнала.Устройство содержит аналого- цифровой преобразователь 1,регистр пам ти 2,цифровой компаратор 3,элементы ИЛИ 4-7,элементИ 8, RS-триггеры 9 и 10, формирователи 11 и 12 импульсов . Исследуемый сигнал подаетс  на вход преобразовател  1. Поставленна  цель достигаетс  за счет введени  в устройство элементов 2,3 и 5-10 и новых функциональных св зей. 2 ил. Ш СЛThe invention relates to ictul technology and can be used in the construction of analyzers of extremum distribution functions, in determining the temporal position of extremes and synchronization moments in automation and communication devices. The aim of the invention is to improve the accuracy and noise immunity of the signal extremum device. The device contains an analog-digital converter 1, memory register 2, digital comparator 3, elements OR 4-7, element 8, RS-triggers 9 and 10, drivers 11 and 12 pulses. The test signal is fed to the input of converter 1. The goal is achieved by introducing elements 2.3 and 5-10 into the device and new functional connections. 2 Il. Ш СЛ

Description

1372594 1372594

Изобретение относитс  к И1 тульс- иой технике и может быть использовано при построении анализаторов функ- 1Ц1Й рлспределени  экстремумов, при определении временного положени  экстремумов и моментов синхронизации в устройствах автоматики и техники св зи.The invention relates to the ICT technique and can be used in the construction of analyzers of the function of the distribution of extremes, in determining the temporal position of the extrema and synchronization points in automation and communication devices.

Целью изобретени   вл етс  повы- ю шение точности и помехоустойчивости устройства вьщелени  экстремумов сигнала .The aim of the invention is to improve the accuracy and noise immunity of the device for extrema of the signal.

На фиг. 1 приведена структурна  схема устройства дл  определени  if экстремумов сигнала; на фиг. 2 - временные диаграммы его работы.FIG. 1 shows a block diagram of a device for determining if signal extremes; in fig. 2 - time diagrams of his work.

Устройство дл  определени  экстремумов сигнала содержит аналого-цифровой преобразователь (АЦП) 1, регистр 20 2 пам ти, цифровой компаратор 3, элементы ИЛИ 4-7, элемент И 8, первый 9 и второй 10 RS-триггеры, первый 11 и второй 12 формирователи импульсов.The device for determining signal extremes contains an analog-to-digital converter (ADC) 1, memory register 20 2, digital comparator 3, elements OR 4-7, element 8, first 9 and second 10 RS triggers, first 11 and second 12 drivers pulses.

Вход АЦП 1 соединен с входной ши- 25 ной 13 устройства, а выходы - с первой группой (А) входов цифрового компаратора 3 и информационными входами регистра 2 пам ти. Вькоды регистра 2The input of the A / D converter 1 is connected to the input bus 25 of the device, and the outputs to the first group (A) of the inputs of the digital comparator 3 and information inputs of the memory register 2. Register codes 2

Устройство вьщелени  экстремумов сигнала работает следующим образом.The device extremums of the signal operates as follows.

Исследуемый сигнал подаетс  на вход аналого-цифрового преобразовател  1. С выхода аналого-цифрового преобразовател  1 код исследуемого сигнала поступает на входы А цифрового компаратора 3 и информационные входы регистра 2 пам ти. Если число - вое значение кода с выхода АЦП превышает значение кода числа, хран щегос  в регистре 2 пам ти, на выходе цифрового компаратора 3 устанавливает с  потенциал логической 1 (фиг.2 в который поступает на R - вход первого RS - триггера 9, устанавлива  его в нулевое состо ние (фиг.2 и), на первый вход второго логического элемента ИЛИ 5, с выхода элемента ИЛИ 5 на вход управлени  регистра 2 пам ти перевод  его в режим приема информации с выхода АЦП 1, на первый вход четвертого логического элемента ИЛИ The signal under study is fed to the input of the analog-digital converter 1. From the output of the analog-digital converter 1, the code of the signal under study is fed to the inputs A of the digital comparator 3 and the information inputs of the memory register 2. If the number of the code from the output of the ADC exceeds the value of the code of the number stored in memory register 2, it sets the potential of logical 1 at the output of digital comparator 3 (2 which goes to R - input of the first RS - trigger 9, sets it to the zero state (Fig. 2 and), to the first input of the second logic element OR 5, from the output of the element OR 5 to the control input of the register 2 of the memory, transfer it to the mode of receiving information from the output of the A / D converter 1, to the first input of the fourth logic element OR

После записи кода числа с выхода АЦП 1 в регистр 2 пам ти на выходе А В цифрового компаратора устанавли ваетс  потенциал логической 1, а на выходах , потенциалAfter writing the code of the number from the output of the ADC 1 to the register 2 of the memory at the output A of the digital comparator, the potential of logical 1 is set, and at the outputs, the potential

.пам ти соединены с второй группой (В) 30 логического О (фиг.2 в, 2 г, 2 д)..pam te are connected to the second group (B) 30 logical O (figure 2, 2 g, 2 d).

Устройство вьщелени  экстремумов сигнала работает следующим образом.The device extremums of the signal operates as follows.

Исследуемый сигнал подаетс  на вход аналого-цифрового преобразовател  1. С выхода аналого-цифрового преобразовател  1 код исследуемого сигнала поступает на входы А цифрового компаратора 3 и информационные входы регистра 2 пам ти. Если число - вое значение кода с выхода АЦП превышает значение кода числа, хран щегос  в регистре 2 пам ти, на выходе цифрового компаратора 3 устанавливаетс  потенциал логической 1 (фиг.2 в), который поступает на R - вход первого RS - триггера 9, устанавлива  его в нулевое состо ние (фиг.2 и), на первый вход второго логического элемента ИЛИ 5, с выхода элемента ИЛИ 5 - на вход управлени  регистра 2 пам ти, перевод  его в режим приема информации с выхода АЦП 1, на первый вход четвертого логического элемента ИЛИ 7.The signal under study is fed to the input of the analog-digital converter 1. From the output of the analog-digital converter 1, the code of the signal under study is fed to the inputs A of the digital comparator 3 and the information inputs of the memory register 2. If the number of the code from the output of the ADC exceeds the value of the code of the number stored in memory register 2, the potential of logical 1 (figure 2c) is applied to the output of the first RS - trigger 9 at the output of digital comparator 3, setting it to the zero state (Fig. 2 and), to the first input of the second logic element OR 5, from the output of the OR element 5 - to the control input of the register 2 of the memory, transferring it to the mode of receiving information from the output of the A / D converter 1, to the first input fourth logical element OR 7.

После записи кода числа с выхода АЦП 1 в регистр 2 пам ти на выходе А В цифрового компаратора устанавливаетс  потенциал логической 1, а на выходах , потенциалAfter writing the code of the number from the output of the ADC 1 to the register 2 of the memory, at the output A of the digital comparator, the potential of logical 1 is established, and at the outputs,

входов цифрового компаратора 3, первый выход (А в) которого соединен с первыми входами второго 5 и четвертого 7 элементов ИЛИ и R - входом первого RS - триггера 9. Второй выход (А в) цифрового компаратора 3 соединен с вторым входом второго элемента ИЛИ 5, первым входом третьего элемента ИЛИ 6 и R-входом второго RS - триггера 10. Выход второго элемента ИЛИ 5 соединен с входом управлени  регистра 2 пам ти, третий выход () цифрового компаратора 3 соединен с первым входом элемента И 8, выход которого подключен к вторым входам третьего 6 и четвертого 7 элементов ИЛИ, выходы которых подключены к S - входам первого 9 и второго 10 RS - триггеров соответственно . Выходы первого 9 и второго 10 RS - триггеров соединены с входами первого 11 и второго 12 формирователей импульсов соответственно.inputs of digital comparator 3, the first output (A b) of which is connected to the first inputs of the second 5 and fourth 7 OR elements and R - the input of the first RS - trigger 9. The second output (A b) of the digital comparator 3 is connected to the second input of the second OR element 5 , the first input of the third element OR 6 and the R input of the second RS trigger 10. The output of the second element OR 5 is connected to the control input of the memory register 2, the third output () of the digital comparator 3 is connected to the first input of the AND element 8, the output of which is connected to the second inputs of the third 6 and fourth 7 elements Com or, the outputs of which are connected to the S - inputs of the first 9 and second 10 RS - flip-flops, respectively. The outputs of the first 9 and second 10 RS - flip-flops are connected to the inputs of the first 11 and second 12 pulse formers, respectively.

Выходы формирователей 11, 12 импульсов соединены с входами первого элемента ИЛИ 4,а тактова  шина 14 устройства соединена с вторым входом элемента И 8 и входом синхронизации аналого-цифрового преобразовател  1.The outputs of the drivers 11, 12 pulses are connected to the inputs of the first element OR 4, and the clock bus 14 of the device is connected to the second input of the element AND 8 and the synchronization input of the analog-to-digital converter 1.

Регистр 2 пам ти потенциалом логического О с выхода элемента ИЛИ 5 переводитс  в режим хранени  числа до следующего такта работы устройства.Register 2 of the memory by the potential of logic O from the output of the element OR 5 is transferred to the number storage mode until the next device operation cycle.

5 Если в следующем такте работы устройства числовое значение кода на выходе АЦП 1 (точка б, фиг.2 а) вновь окажетс  больше кода числа, хран щегос  в регистре 2 пам ти, состо ние5 If in the next device operation cycle the numerical value of the code at the output of ADC 1 (point b, Fig. 2 a) will again be greater than the code of the number stored in memory register 2, the state

0 RS - триггеров 9, 10 не измен етс , измен етс  лишь код числа, хран щегос  в регистре 2 пам ти. При наличии на исследуемом сигнале точки перегиба (точка б, фиг.2 а) потен5 циал логической 1 установитс  на выходе А ; В цифрового компаратора (точка в, фиг.2 г). Этот сигнал установит второй RS - триггер 10 в состо ние логического О, а первый RS - триггер 9 - в состо ние логической 1 (фиг.2 и, 2л). При переходе из состо ни  логического О в состо ние логической 1 сработа- - ет первый формирователь 11 импульсов0 RS - flip-flops 9, 10 does not change, only the code of the number stored in memory register 2 is changed. If there is an inflection point on the signal under study (point b, Fig. 2 a) of potential5, the logical 1 will be set at output A; In the digital comparator (point in, figure 2 g). This signal will set the second RS - trigger 10 to the state of logical O, and the first RS - trigger 9 to the state of logical 1 (Fig.2 and 2L). In the transition from a logical state of O to a state of logical 1, the first driver generates 11 pulses.

5 (фиг.2 к) и на его выхоДе по витс  импульс, сигнализирующий о наличии максимума в исследуемом сигнале, задержанный на один такт работы устройства . На выходе элемента ИЛИ 45 (Fig. 2k) and at its output a pulse is signaled indicating the presence of a maximum in the signal under investigation, delayed by one cycle of the device operation. Element OR 4

00

(фиг.2 н) по витс  импульс, соответствующий точке перегиба исследуемого сигнала. Если в следующем такте работы устройства по-прежнему наблюдаетс  убывание сигнала, то логические состо ни  RS - триггеров 9, 10 не измен ютс . В моменты времени, когда исследуема  величина не измен етс  (точки г,д, фиг, 2 а), на выходе логического элемента И 8 вырабатываетс  импульс (фиг.2 б, д, е), который переводит второй RS - триггер 10 в состо ние логической 1 (фиг.2 л), при этом сработает второй формирователь 12 импульсов и на его выходе по витс  импульс, сигнализирующий о наличии минимума в сигнале (фиг. 2м). На выходе логического элемента ИЛИ 4 по витс  импульс, со- ответствующий характерной точке исследуемого сигнала (фиг. 2 н). В том случае, если после прохождени  минимума сигнал начинает возрастать, работа устройства аналогична описанной при прохождении максимума, только(FIG. 2 n) show a pulse corresponding to the inflection point of the signal under study. If, in the next device operation cycle, the signal decreases, the logical states of the RS flip-flops 9, 10 do not change. At the instants of time when the quantity under study does not change (points g, d, fig 2, a), a pulse is produced at the output of the logic element AND 8 (FIG. 2 b, d, e), which translates the second RS - trigger 10 into logical 1 (Fig. 2 l), while the second pulse shaper 12 is triggered and, at its output, a pulse indicates that there is a minimum in the signal (Fig. 2m). At the output of the logical element OR 4 there is a Wits pulse corresponding to the characteristic point of the signal under study (Fig. 2n). In the event that after the passage of the minimum the signal begins to increase, the operation of the device is similar to that described during the passage of the maximum, only

при этом работает второе плечо устройства - элемент РИГИ 7, RS - тригер 10, формирователь 12 импульсов. При необходимости можно получить количественные значени  исследуемого сигнала в моменты его экстремумов, численно равные коду, хран щемус  в регистре 2 пам ти.while the second arm of the device is operating - the element RIGA 7, RS - trigger 10, driver 12 pulses. If necessary, it is possible to obtain quantitative values of the signal under study at the moments of its extremes, numerically equal to the code stored in memory register 2.

Claims (1)

Формула изобретени Invention Formula Устройство выделени  экстремумов сигнала, содержащее аналого-цифровой преобразователь, вход которого соединен с входной шиной устройства.An extremum extraction device containing an analog-to-digital converter, the input of which is connected to the input bus of the device. и элемент ИЛИ, отличаю щее- с   тем, что, с целью повышени  точности и помехоустойчивости, в него введены цифровой компаратор, второй, третий и четвертый элементы РШИ, элемент И, регистр пам ти, два RS - .триггера и два формировател  импульсов , при этом выходы аналого-цифровоand the OR element, which is distinguished by the fact that, in order to increase accuracy and noise immunity, a digital comparator, a second, third and fourth elements of the RShI, an AND element, a memory register, two RS-triggers and two pulse drivers, at the same time analog-digital outputs го преобразовател  соединены с первой группой входов цифрового компаратора и информационными входами регистра пам ти, выходы регистра пам ти соединены с второй группой входов цифрового компаратора, первый выход которого соединен с первыми входами второго и четвертого элементов ИЛИ и R - входом первого RS - триггера, второй выход цифрового компаратора соединен с вторым входом элемента ИЛИ, первым входом третьего элемента ИЛИ и R - входом второго RS - триггера, выход второго элемента ИЛИ соединен с входом управленил регистра пам ти, третий выход цифрового Ko ffiapaTopa соединен с первым входом элемента И, выход которого подключен к вторым входам третьего и четвертого элементов ИПИ, выходы которых подключены к S- входам первого и второго RS - триггеров . соответственно, выходы первого и второго RS - триггеров соединены с входами первого и второго формирователей импульсов соответственно, выходы формирователей импульсов соединены с входами первого элемента ИЛИ, выход которого  вл етс  выходом устройства, la тактова  шина устройства соединена с вторым входом элемента И и входом синхронизагщи аналого-цифрового преобразовател .A converter is connected to the first group of inputs of a digital comparator and information inputs of the memory register, the outputs of the memory register are connected to the second group of inputs of a digital comparator, the first output of which is connected to the first inputs of the second and fourth elements OR and R is the input of the first RS trigger, the second the digital comparator output is connected to the second input of the OR element, the first input of the third OR element, and R - the second RS - trigger input, the output of the second OR element is connected to the memory register control input, the third the output of the digital Ko ffiapaTopa is connected to the first input of the element I, the output of which is connected to the second inputs of the third and fourth elements of the IPD, the outputs of which are connected to the S-inputs of the first and second RS-flip-flops. respectively, the outputs of the first and second RS - flip-flops are connected to the inputs of the first and second pulse formers, respectively, the outputs of the pulse formers are connected to the inputs of the first OR element, the output of which is the device output, la the device clock bus is connected to the second input element AND -digital converter. фиг. 2FIG. 2