SU1367128A1 - Формирователь многочастотного сигнала - Google Patents

Abstract

Изобретение м.б. использовано в измерительной технике дл  сн ти  частотных х-к сигналов в области НЧ. Цель изобретени  - уменьшение неравномерности сдвигов по частоте между сигналами в выходном многочастотном сигнале. Форм-ль содержит г-р 1 тактовых импульсов, счетчики 2 и 3, формирователь 4 импульсов, блок 5 пам ти , регистры 6-8 пам ти, ЦАП 9 - 10, цифровую линию II задержки, ал- гебраич. сумматор 12, управл емый инвертор 13, сумматоры 14 - 16; блок 17 посто нного запоминани  и фильтр с (О

Description

1

Изобретение относитс  к радиотехнике и св зи и может быть использовано в измерительной технике дл  сн ти  частотных характеристик сигналов в области низких частот.

Целью изобретени   вл етс  уменьшение неравномерности сдвигов по частоте между сигналами в выходном многочастотном сигнале.

На фиг.1 приведена структурна  электрическа  схема формировател  многочастотного сигнала; на фиг.2,3 и 4 - временные диаграммы, по сн ющие работу формировател  многочастот ного сигнала; на фиг.5 - спектральные характеристики выходного сигнала

Формирователь многочастотного сигнала содержит генер атор 1 тактовых импульсов, первый и второй счет- чики 2 и 3, формирователь 4 импульсов , блок 5 пам ти, первый, второй и третий регистры 6,7 и 8 пам ти, первый и второй цифроаналоговые преобразователи 9 и 10, цифровую линию 11 задержки, алгебраический сумматор 12, управл емый инвертор 13, первый, второй и третий сумматоры 14,15 и 16 блок 17 посто нного запоминани  и фильтр 18 нижних частот.

Формирователь многочастотного сигнала работает следующим образом.

С выхода генератора I тактовых импульсов на счетные; входы первого и второго счетчиков 2 и 3 поступают тактовые импульсы. Во врем  первого такта работы формировател  многочастотного сигнала на выходе первого счетчика 2 формируетс  нулевой адресный код, при зтом происходит считывание информации в блоке 5 пам ти из нулевой  чейки. На информационный вход второго счетчика 3 поступают код, определ щий его коэффициент пересчета , и соответственно количество временных подканалов формировател  многочастотного сигнала. На первый вход первого сумматора 14 поступает код, определ ющий начальное значение аргумента функции в первом временном подканале, а на первый вход второго сумматора 15 поступает код, определ ющий изменение начального значени  аргумента от одного временного подканала к другому. Начина  с второго такта работы формировател  многочастотного сигнала и до по влени  импульса конца периода задержки с выхода цифровой линии 11 задержки, поступающе-

0

71

n 5 Q

5

5

0

5

28. 2

го на вход начальной установки второго счетчика 3, на первом входе первого сумматора 14 присутствует нулевое значение кода, а на первом входе второго сумматора 15 и на информационном входе второго счетчика 3 значение кода не мен етс . При этом на выходе второго регистра 7 при подаче i-ro синхроимпульса формируетс  начальное значение аргумента в i-ом временном подканале (фиг.За). Импульс переполнени  второго счетчика 3 (фиг.Зб) обнул ет второй регистр 7. Принцип формировани  начального значени  аргумента синусоидальной функции и сигнал на выходе второго счетчика 3 приведен на временных диаграммах фиг.За,б. На первый вход алгебраического сумматора 12 поступает код начального значени  аргумента синусоидальной функции, который суммируетс  с кодом, поступающим с первого вьпсода цифровой линии II задержки. Результат суммировани , пройд  без изменени  через управл емый инвертор 13, поступает на информационный вход цифровой линии 1 1 задержки. По окон-, чании очередного периода задержки при неизменном начальном значении в - первом временном подканале, поступающего на второй вход алгебраического сумматора 12, производитс  суммирование начального значени  аргумента с его текущим значением, считываемым с выхода цифровой линии 11 задержки, и начальное значение аргумента приобретает смысл приращени  аргумента функции от периода к периоду. При этом на входе блока 17 посто нного запоминани  формируетс  линейно нарастающий сигнал, состо щий из отсчетов , следующих через период задержки. При переполнении алгебраического сумматора 12 на его выходе импульса переноса по вл етс  сигнал переполнени , который фиксируетс  формирователем 4. С выхода формировател  4 сигнал добавлени  единицы в мпадший разр д поступает на второй управл ющий вход алгебраического сумматора 12. При этом алгебраический сумматор 12 выполн ет операцию А+В+1. Управл емый инвертор инвертирует полученный результат. Управл ющий сигнал с выхода формировател  4 вместе с результатом вычислени  записываетс  в цифровую линию 11 задержки ив следующем периоде мен ет код операции алгебраи31

ческого сумматора 12 с операции суммировани  на операцию вычитани , котора  выполн етс  до следующего по влени  сигнала переполнени . После

ЭТОГО выполн ютс  операции А-В-1, а управл емый инвертор 13 инвертирует полученный результат. В следующем периоде управл ющий сигнал мен ет код операции алгебраического сумматора 12 с операции вычитани  на операцию суммировани . Принцип формировани  аргумента синусоидальной функции в одном временном подканале показан на фиг.2а,б. В остальных временных под- каналах в периоде задержки изменение значени  аргумента происходит аналогично (фиг.4). Сигнал с выхода блока 17 посто нного запоминани  поступает на вход первого цифроакапогового пре- образовател  9 и на второй вход третьего сумматора 16. Рециркул ционный накопитель, состо щий из третьего сумматора 16 и третьего регистра 8, производит суммирование отсчетов си- нусоидальных колебаний, сформированных во всех временных подканалах внутри каждого периода. При этом код временных подканалов преобразуютс  в один канал. Третий регистр 8 осу- ществл ет задержку сигнала на один временной подканал. По окончании операции суммировани  отсчетов синусоидальных колебаний вЬ всех временных подканалах в каждом из периодов третий регистр 8 устанавливаетс  в нуль управл ющим игналом, поступающим с выхода второго счетчика 3 на вход установки нул  третьего регистра 8. По отрицательному фронту того же сиг- нала, подаваемого на вход записи первого регистра 6, показанного на фиг.Зб, происходит перезапись информации с выхода третьего сумматора 16 в регистр 6. Сигнал с выхода регист- ра 6 . поступает на вход второго циф- роаналогового преобразовател  10, а с выхода-цифроаналогового преобразовател  10 через фильтр 18 нижних частот - на третий выход формировател  многочастотного сигнала. Принцип фор- мировани  спектра сигналов на выходе второго цифроаналогового преобразовател  10 и на выходе фильтра нижних частот 18 показан на фиг.5а,б. Фор мула изобретени 

Формирователь многочастотного сигнала , содержащий последовательно сое28

диненные первьш счетчик, блок пам ти и второй счетчик, последовательно соединенные блок посто нного запоминани  и первый цифроаналоговый преобразователь , выход которого  вл етс  первым выходом формировател  многочастотного сигнала, последовательно соединенные первый регистр пам ти и второй цифроаналоговый преобразователь , формирователь импульсов и генератор тактовых импульсов, отличающийс  тем, что, с целью уменьшени  неравномерности сдвигов по частоте между сигналами в выходном многочастотном сигнале, в него введены последовательно соединенные цифрова  лини  задержки, алгебраический сумматор и управл емый инвертор, последбвательно соединенные первый сумматор, второй сумматор и второй регистр пам ти, последовательно соединенные третий сумматор и третий регистр пам ти, выход которого соединен с первым входом третьего сумматора , и фильтр нижних частот, вход которого соединен с выходом второго цифроаналогового преобразовател , счетные входы первого и второго счетчиков объединены с входами синхронизации второго и третьего регистров пам ти, формировател  импульсов и цифровой линии задержки и соединены с выходом генератора тактовых импульсов , второй и третий выходы блока пам ти соединены с первьми входами соответственно первого и второго сумматоров , второй вход первого сумматора объединен с вторым входом алгебраического , сумматора и соединен с выходом второго регистра пам ти, выход управл емого инвертора соединен с информационными входом цифровой линии задержки и с адресным входом блока посто нного запоминани , выход которого соединен с вторым входом третьего сумматора, выход третьего сумматора соединен с информационным входом первого регистра пам ти, вход записи которого объединен с входами установки нул  второго и третьего регистров пам ти и соединен с выходом второго счетчика, вход начальной установки второго счетчика соединен с вторым выходом цифровой линии задержки , третий выход которой соединен с первым управл ющим входом алгебраического сумматора, выход импульса переноса алгебраического сум51367128 ,

матЬра соединен с информационным вхо- гебраического сумматора, выход блока дом формировател  импульсов, выход посто нного запоминани   вл етс  вто- которого соединен с управл ющим вхо- рым выходом формировател  многочас- дом управл емого инвертора, с управ- тотного сигнала, а выход фильтра нижних частот - третьим выходом формировател  многочастотного сигнала.

л ющим входом цифровой линии задержки и с вторым управл ющим входом ал

idh 1

fxf

«7

Claims (1)

1. Формирователь многочастотного сигнала, содержащий последовательно сое

   67128 диненные первый счетчик, блок памяти и второй счетчик, последовательно соединенные блок постоянного запоми₅ нания и первый цифроаналоговый преоб- .

   разователь, выход которого является первым выходом формирователя многочастотного сигнала, последовательно соединенные первый регистр памяти и 10 второй цифроаналоговый преобразователь, формирователь импульсов и генератор тактовых импульсов, отличающийся тем, что, с целью уменьшения неравномерности сдвигов 15 по частоте между сигналами в выходном многочастотном сигнале, в него введены последовательно соединенные цифровая линия задержки, алгебраический сумматор и управляемый инвертор, 20 последовательно соединенные первый сумматор, второй сумматор и второй регистр памяти, последовательно соединенные третий сумматор и третий регистр памяти, выход которого сое25 динен с первым входом третьего сумматора, и фильтр нижних частот, вход которого соединен с выходом второго цифроаналогового преобразователя, счетные входы первого и второго счет30 чиков объединены с входами синхронизации второго и третьего регистров памяти, формирователя импульсов и цифровой линии задержки и соединены с выходом генератора тактовых импуль35 сов, второй и третий выходы блока памяти соединены с первыми входами соответственно первого и второго сумматоров, второй вход первого сумматора объединен с вторым входом алгеб40 раического. сумматора и соединен с ’ выходом второго регистра памяти, выход управляемого инвертора соединен с информационными входом цифровой линии задержки и с адресным входом 45 блока постоянного запоминания, выход которого соединен с вторым входом третьего сумматора, выход третьего сумматора соединен с информационным входом первого регистра памяти, вход 5Q записи которого объединен с входами : установки нуля второго и третьего регистров памяти и соединен с выходом второго счетчика, вход начальной установки второго счетчика соединен 55 с вторым выходом цифровой линии задержки, третий выход которой соединен с первым управляющим входом алгебраического сумматора, выход импульса переноса алгебраического сум-

   5 1367128 матЬра соединен с информационным входом формирователя импульсов, выход которого соединен с управляющим входом управляемого инвертора, с управляющим входом цифровой линии задержки и с вторым управляющим входом ал гебраического сумматора, выход блока постоянного запоминания является вторым выходом формирователя многочастотного сигнала, а выход фильтра нижних частот -1 третьим выходом формирователя многочастотного сигнала.