SU1361710A1 - Reversible analog-to-digital converter - Google Patents

Abstract

Изобретение относитс  к вычислительной и измерительной технике и может быть использовано в интерфейсных устройствах, а также устройствах долговременного хранени  аналоговых сигналов в цифровом виде. Изобретение позвол ет повысить точность преобразовани  и расширить область его применени . Это достигаетс  тем, что в преобразователь, содержащий цифроаналоговый преобразователь 1, компаратор 2, усилитель 6, ключи 9 и 10, блок 18 управлени  и коммутаторы 11 и 5, введены Два дополнительных ключа 15 и 16, .позвол ющие использовать усилитель совместно с масштабирующим резистором как в процессе аналого-цифрового, так и циф- роаналогового преобразовани . I з.п. ф-лы, 1 ил. сл 00 05The invention relates to computing and measuring technology and can be used in interface devices, as well as devices for long-term storage of analog signals in digital form. The invention makes it possible to improve the accuracy of the conversion and expand its scope. This is achieved in that two additional switches 15 and 16 are introduced in the converter containing the digital-to-analog converter 1, comparator 2, amplifier 6, keys 9 and 10, control unit 18 and switches 11 and 5, allowing the amplifier to be used in conjunction with a scaling resistor both in the process of analog-digital and digital-analog conversion. I zp f-ly, 1 ill. sl 00 05

Description

1one

Изобретение относитс  к вычисли- тельной и измерительной технике и может быть использовано в интерфейсных устройствах систем с аналоговым и цифровым представлением информации , а также дл  долговременного хранени  аналоговых сигналов в цифровом виде. Цель изобретени  - повьппение точности и расширение области применени  реверсивного аналого-цифрового преобразовател .The invention relates to computing and measurement technology and can be used in interface devices of systems with analog and digital presentation of information, as well as for long-term storage of analog signals in digital form. The purpose of the invention is to increase accuracy and expand the field of application of the reverse analog-digital converter.

На чертеже представлена функциональна  схема преобразовател .The drawing shows the functional diagram of the Converter.

Реверсивный аналого-цифровой преобразователь содержит цифроаналого- вый преобразователь (ЦАП) 1, компаратор 2, два встречновключенных диода 3.1 и 3.2, регистр 4 по сл едов а тельных приближений, первый коммутатор 5 кодов, усилитель 6, шину 7 аналогового сигнала, резистор 8, первый 9 и второй 10 ключи, второй коммутатор 11 кодов, шину 12 цифрового входного сигнала, регистр 13, первую выходнзгю шину 14, третий 15 и четвертый 16 ключи, шину 17 аналогового входногоA reversible analog-to-digital converter contains a digital-to-analog converter (DAC) 1, comparator 2, two on-board diodes 3.1 and 3.2, register 4 in series approximations, first switch 5 codes, amplifier 6, bus 7 analog signal, resistor 8, the first 9 and second 10 keys, the second switch 11 codes, digital input bus 12, register 13, first output bus 14, third 15 and fourth 16 keys, analog input bus 17

сигнала, блок 18 управлени , содержащий шину 19 задани  режима, триггер 20, генератор 21 импульсов, инвертор 22, шину 23 Пуск.signal, control unit 18, containing mode setting bus 19, trigger 20, pulse generator 21, inverter 22, start bus 23.

В процессе аналого-цифрового преобразовани  на шину 19 задани  режима реверсивного аналого-цифрового преобразовани  поступает сигнал, обеспечивающий подключение выходов регистра последовательных приближений 4 через коммутатор 5 к входам ЦАП 1 и через коммутатор 11 к входам регистра 13. В указанном режиме по сигналам управлени  с входа и выхода инвертора 22 замыкаютс  ключи 15 и 9 и размыкаютс  ключи 10 и 16. Усили25 гера 20 и на (п+1)-й вход коммутатора 1 1 . Этот сигнал возвращает триггер 20 в исходное состо ние, а также обеспечивает запись кода результата преобразовани  с информационных выхо30 дов регистра 4 последовательных приближений в регистр 13. С изменением состо ни  триггера 20 его входной сигнал запрещает генерацию тактовых импульсов генератором 21, а также работу регистра 4. Код результата присутствует на выходной шине 14 устройства . Преобразование на этом до поступлени  следующего сигнала запуска прекращаетс .In the process of analog-digital conversion, the bus 19 for setting the reverse analog-digital conversion mode receives a signal that connects the outputs of the register of successive approximations 4 through switch 5 to the inputs of the DAC 1 and through switch 11 to the inputs of register 13. In the specified mode, the control signals from the input and the output of the inverter 22 closes the keys 15 and 9 and the keys 10 and 16 open. The amplifiers 25 and the (n + 1) -th input of the switch 1 1. This signal returns the trigger 20 to the initial state, and also records the conversion result code from the information outputs of the register 4 successive approximations into the register 13. With the change in the state of the trigger 20, its input signal prohibits the generation of clock pulses by the generator 21, as well as the operation of the register 4 The result code is present on the output bus 14 of the device. The conversion on this before the arrival of the next start signal is terminated.

3535

4040

В режиме цифроаналогового преобразовани  на шину 19 поступает сигнал, имеющий инверсное по отношению к сигналу в режиме аналого-цифрового пре- тель 6 обращаетс  в повторитель нап- 45 образовани  значение. При этом ключи р жени , поступающего через замкну- 15 и 9 размыкаютс , а ключи 10 и 16 тый ключ 15 с шины 17. Входное напр - замыкаютс . Усилитель 6 начинает выжение преобразуетс  с помощью резистора в ток Igj , где R - сопротивление резистора 8. Этот ток уравновешиваетс  током ЦАЦ 1, используемого дл  выработки компенсирующего воздействи .In the digital-to-analog conversion mode, the bus 19 receives a signal having an inverse with respect to the signal in the analog-digital mode 6, the converter turns into a repeater of the formation. In this case, the keys received through the closed-15 and 9 are opened, and the keys 10 and 16-th key 15 from the bus 17. The input voltage is closed. Amplifier 6 starts the swelling converted by a resistor to a current Igj, where R is the resistance of the resistor 8. This current is balanced by the current CAC 1 used to generate a compensating effect.

Процесс аналого-цифрового преобразовани  начинаетс  по сигналу запуска , поступающему на вход триггера 20 и устанавливающему его в состо ние, при котором разрешена работа генератора 21 1 регистра 4 последователь10The process of analog-digital conversion begins at the start signal, which enters the input of the trigger 20 and sets it to a state in which the operation of the generator 21 1 of the register 4 follower 10 is enabled

617102617102

ных приближений. Генератор 21 начинает генерировать последовательность тактовых импульсов, поступающих наclose approximations. The generator 21 begins to generate a sequence of clock pulses arriving at

,. регистр 4 последовательных приближений . Выходные сигналы регистра 4 последовательных приближений в соответствии с алгоритмом поразр дного уравновешивани  управл ют в каждом такте подключение разр дных токов ЦАП 1. Сравнение входного и компенсирующего воздействи  осуществл етс  с помощью компаратора 2, причем диоды 3 огр ани- чивают перепады напр жений на его, register 4 successive approximations. The output signals of the register 4 of successive approximations in accordance with the bit-balancing algorithm control in each step the connection of the discharge currents of the DAC 1. The comparison of the input and compensation effects is carried out using a comparator 2, and the diodes 3 reduce the voltage drops on it

15 Входах. Результат сравнени  (логический нуль или единица) заноситс  в регистр 4 последовательных приближений. По окончании преобразовани  выходной ток ЦАП I ХцапС точностью до едини- 20 Цы младшего разр да равен входному току I gj . По завершении п-разр дного преобразовани  регистр 4 последова- . тельных приближений вырабатывает сигнал , который поступает на вход триг25 гера 20 и на (п+1)-й вход коммутатора 1 1 . Этот сигнал возвращает триггер 20 в исходное состо ние, а также обеспечивает запись кода результата преобразовани  с информационных выхо30 дов регистра 4 последовательных приближений в регистр 13. С изменением состо ни  триггера 20 его входной сигнал запрещает генерацию тактовых импульсов генератором 21, а также работу регистра 4. Код результата присутствует на выходной шине 14 устройства . Преобразование на этом до поступлени  следующего сигнала запуска прекращаетс .15 entries. The result of the comparison (logical zero or one) is entered in register 4 consecutive approximations. At the end of the conversion, the output current of the DAC I HzapS with an accuracy of one 20 Zi of the least significant bit is equal to the input current I gj. Upon completion of the n-bit conversion, register 4 in sequence; body approximation produces a signal that is fed to the input of trigger 25 and to the (n + 1) -th input of the switch 1 1. This signal returns the trigger 20 to the initial state, and also records the conversion result code from the information outputs of the register 4 successive approximations into the register 13. With the change in the state of the trigger 20, its input signal prohibits the generation of clock pulses by the generator 21, as well as the operation of the register 4 The result code is present on the output bus 14 of the device. The conversion on this before the arrival of the next start signal is terminated.

3535

полн ть функции преобразовател  ток - напр жение, диоды 3 запираютс  нулевь1М потенциалом, а компаратор 2 исключаетс  из работы устройства. С помощью коммутатора 5 от входов ЦАП 1 отключаютс  выходы регистра 4 последовательных приближений и подключаютс  выходы регистра 13. Коммутатор 1 1 кодов отключает от входов регистра 13 выходы регистра 4 последовательных приближений и подключает к ним шину 12 устройства, а также вход 21.the current transducer functions as a voltage, the diodes 3 are locked with a zero potential, and the comparator 2 is excluded from the operation of the device. Using the switch 5, the outputs of the DAC 1 turn off the outputs of the register 4 successive approximations and connect the outputs of the register 13. The switch 1 1 of the codes disconnects the inputs of the register 13 to the outputs of the register 4 successive approximations and connects the device bus 12 and the input 21 to them.

- 313617- 313617

По сигналу запуска, поступающеьту на вход 23, входной цифровой код, присутствующий на шине 12, записываетс  в регистр I3 и через коммутатор 5 поступает на входы 11Ш 1 , который преобразует код в ток 1у,о,п Лалее этот ток преобразуетс  с помощью усилител  6 и резистора 8 в напр жение, которое подаетс  на шину 7. Напр же- ю ние на аналоговом выходе равно U The trigger signal received at input 23, the input digital code present on bus 12 is written to register I3 and through switch 5 is fed to inputs 11 W 1, which converts the code into current 1y, o, p Later, this current is converted by amplifier 6 and the resistor 8 to the voltage that is applied to the bus 7. The voltage at the analog output is U

R . т R. t

-- цапг  - DAC

В типичных применени х (например, при использовании предлагаемого устройства дл  хранени  аналоговых сиг- 15 налов в цифровой форме) вначале производитс  преобразование входного напр жени  в дифррзую форму, а затем через некоторый интервал времени - преобразование полученного кода в 20 напр жение. Полага  при этом 1цс,п, цап2, S получают, что сигнал на аналоговом выходе определ етс  как УВЫХ Ug, и не зависит от сопротивлени In typical applications (for example, using the proposed device for storing analog signals in digital form), the input voltage is first converted into a diffracted form, and then after a certain time interval, the resulting code is converted into a 20 voltage. In this case, 1cc, p, cap2, S get that the signal at the analog output is defined as OUH Ug, and does not depend on the resistance

резистора 8.,25resistor 8., 25

II

В этом случае точность сопротивлени  резисторов не  вл етс  фактором, . ограничивающим точность реверсивного ЦАП. Использование одного и того же 30 масштабирующего элемента в обоих режимах работы позвол ет существенно уменьшить погрешность коэффициента передачи устройства. При этом его реализаци  на современной элементной gg базе упрощаетс .In this case, the resistance accuracy of the resistors is not a factor,. limiting the accuracy of the reverse DAC. Using the same 30 scaling element in both modes of operation significantly reduces the error of the device's transmission coefficient. At the same time, its implementation on the modern elemental gg base is simplified.

Claims (2)

1. Реверсивный аналого-цифровой °40 преобразователь, содержащий цифро- аналоговый преобразователь, выход которого соединен с первыми выводами первого и второго токоограничивающих элементов, выполненных на диодах, 45 включенных встречно, и первым входом компаратора, второй вход которого объединен с вторыми выводами первого и второго диодов и  вл етс  шиной ну-, евого потенциала, а выход соединен QQ с первым управл ющим входом р егистра последовательных приближений, информационные выходы которого соединены . с соответствующими и-входами первой группы информационных входов первого 55 и второго коммутаторов кодов, п-вхо- дов второй группы информационных вхог дов первого коммутатора кодов соединены с соответствующими выходами ре041. Reversible analog-digital ° 40 converter containing a digital-analog converter, the output of which is connected to the first terminals of the first and second current-limiting elements made on the diodes 45 connected in opposite, and the first input of the comparator, the second input of which is combined with the second terminals of the first and The second diode is the bus of the null potential, and the output is connected QQ to the first control input of a registrar of successive approximations whose information outputs are connected. with the corresponding and inputs of the first group of information inputs of the first 55 and second switch of codes, the p inputs of the second group of information inputs of the first switch of codes are connected to the corresponding outputs of pe04 гистра и  вл ютс  первой выходной шиной, п-входов второй группы информационных входов второго коммутатора кодов  вл ютс  шиной входного цифрового сигнала, п-выходов соединены с соответствующими инфо| мационными входами регистра, выходы первого коммутатора кодов соединены с соответствующими входами цифроаналогового преобразовател , а управл ющий вход еое динен с первым выходом блока управлени , второй выход которого соединен с информационным входом регистра последовательных приближений, третий выход - с управл ющими входами второго коммутатора кодов и первого ключа а четвертый выход соединен с управл ющим входом второго ключа, выход которого соединен с входом первого ключа и с инвертирующим входом усилител , выход которого объединен с выходом первого ключа и первым выводом токоограничивающего элемента, выполненного на резисторе, второй вывод резистора объединен с входом второго ключа и соединен с выходом цифроаналогового преобразовател , отличающийс  тем, что, с целью повьш1ени  точности и расширени  области применени , введены третий и четвертый ключи, выход третьего ключа объединен с входом четвертого ключа и соединен с неинвертирующим входом усилител , выход которого  вл етс  второй выходной шиной, вход третьего ключа  вл етс  шиной входного аналогового сигнала, а выход четвертого ключа  вл етс  шиной нулевого потенциала, (п+1)-й вход первой группы информационных входов второго коммутатора кодов объединен с первьш входом блока управлени  и соединен с выходом Конец преобразовани  регистра последовательных приближений, (п+Г)-й вход второй группы информационных входов второго коммутатора кодов объединен с вторым входом блока управлени  и  вл етс  шиной Пуск, (п+1)-й выход соединен с управл ющим входом регистра, третий и четвертый выходы блока управлени  соединены с управл ющими входами третьего и четвертого ключей соответственно, а п тый выход - с вторым управл ющим входом регистра последовательных приближений . .and are the first output bus, the p-inputs of the second group of information inputs of the second code switch are the input digital signal bus, the p-outputs are connected to the corresponding info | the register inputs, the outputs of the first code switch are connected to the corresponding inputs of the D / A converter, and the control input is connected to the first output of the control unit, the second output of which is connected to the information input of the sequential approximation register, the third output to the control inputs of the second code switch and the first key and the fourth output is connected to the control input of the second key, the output of which is connected to the input of the first key and to the inverting input of the amplifier, whose output is the first output of the first key and the first output of the current-limiting element made on the resistor, the second output of the resistor is combined with the input of the second key and connected to the output of the digital-to-analog converter, characterized in that, in order to improve the accuracy and expand the scope, the third and fourth keys are introduced, the output of the third key is combined with the input of the fourth key and connected to the non-inverting input of the amplifier whose output is the second output bus; the input of the third key is the input analog bus signal, and the output of the fourth key is a zero potential bus, (n + 1) -th input of the first group of information inputs of the second code switch is combined with the first input of the control unit and connected to the output. Conversion end register of successive approximations, (n + r) The second input of the information inputs of the second code switch is combined with the second input of the control unit and is a Start bus, (n + 1) -th output is connected to the control input of the register, the third and fourth outputs of the control unit are connected to the control inputs s third and fourth keys respectively, and the fifth output - to a second control input of the successive approximation register. . 2. Преобразователь по п.1, отличающийс  т, что блок2. The converter according to claim 1, characterized in that the block 5 136171065 13617106 управлени  выполнен на генераторевыходом которого  вл етс  выхо ген еимпульсов , триггере и инверторе,ратора импульсов, вход которого соевход которого  вл етс  шиной задани динен с выходом триггера и  вл етс control is performed on the generator output of which is the output of the impulses gene, the trigger and the inverter, the pulse racer whose input of which is the target reference bus is dinene with the output of the trigger and is режима и  вл етс  четвертым и первым п тым выходом блока, первым и вторымmode and is the fourth and first fifth output of the block, the first and second выходами блока, выход инвертора  в-входами которого  вл ютс  установочл етс  третьим выходом блока, вторымные входы триггера.the outputs of the block, the output of the inverter in-inputs of which are set by the third output of the block, the second inputs of the trigger.