SU1357953A2 - Squaring device - Google Patents
Squaring device Download PDFInfo
- Publication number
- SU1357953A2 SU1357953A2 SU864031690A SU4031690A SU1357953A2 SU 1357953 A2 SU1357953 A2 SU 1357953A2 SU 864031690 A SU864031690 A SU 864031690A SU 4031690 A SU4031690 A SU 4031690A SU 1357953 A2 SU1357953 A2 SU 1357953A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- order
- output
- numbers
- mantissa
- class
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
Изобретение относитс к области вычислительной техники, предназначено дл использовани в универсальных и специализированных ЦВМ, Цель изобретени - расширение класса решаемых задач за счет возможности обработки различных форматов чисел в форме с плавающей зап той. Устройство содержит входной регистр пор дка 1, входной регистр 2, блок формировани константы 3, схему сравнени 4, пам ти 5, 6, 7, сумматор 8, выходной регистр пор дка 9, выходной регистр 10. Устройство работает по конвейерному принципу. В каждом такте в него вводитс новый операнд. 1 ил. 00 ел | со СП 00 N)The invention relates to the field of computer technology, is intended for use in universal and specialized digital computers. The purpose of the invention is the expansion of the class of tasks due to the possibility of processing various formats of numbers in the form of a floating point. The device contains an input register of order 1, an input register 2, a unit for forming a constant 3, a comparison circuit 4, memory 5, 6, 7, an adder 8, an output register of order 9, an output register 10. The device operates according to the conveyor principle. In each cycle, a new operand is entered into it. 1 il. 00 ate | with SP 00 N)
Description
Изобретение относитс к вычисли- тельной .технике, предназначено дл использовани в универсальных и специализированных ЦВМ и вл етс усо- вершенствованием устройства по ав. св. № 1160402.The invention relates to computing technology, is intended for use in universal and specialized digital computers and is an improvement over the device. St. No. 1160402.
Цель изобретени - расширение класса решаемых задач за счет возможности обработки различных форматов чисел в форме с плавающей зап той .The purpose of the invention is to expand the class of problems to be solved due to the possibility of processing various formats of numbers in the form of a floating point number.
На чертеже представлена блок-схема устройства.The drawing shows the block diagram of the device.
Устройство содержит входной регистр 1 пор дка, входной регистр 2, блок 3 формировани константы, схему 4 сравнени , блоки 5, 6 и 7 пам ти сумматор 8, выходной регистр 9 пор дка, выходной регистр 10. Блок формировани константы может быть реализован при помощи перемычек.The device contains an input register 1 on order, an input register 2, a block for forming a constant, a circuit 4 for comparison, blocks 5, 6, and 7 of memory adder 8, an output register for order 9, an output register 10. A block forming a constant can be implemented with jumpers.
Вычисление функции производитс на основе следующего алгоритма . Аргумент X в формате с плавающей зап той представл етс следующим образом:The function is calculated based on the following algorithm. Argument X in floating point format is represented as follows:
X, X X,. 2 ,X, X X ,. 2,
. где X, - мантисса аргумента (О-, 5iX,1. where X, is the argument mantissa (O-, 5iX, 1
X - пор док аргумента (Х - цёлое число).X is the order of the argument (X is a whole number).
Y Х Y x
Х,X,
22i 222i 2
Так как величина Х не всегда вл етс нормализованной, то в необходимых случа х производитс сдвиг мантиссы результата влево на один разр д с вычитанием единицы из пор дка результата.Since the value of X is not always normalized, in necessary cases, the mantissa of the result is shifted to the left by one bit, subtracting one from the order of the result.
.2Хг-1.2Хг-1
..
2,2. 22.2 2
если (Х,)л10,5if (X,) l 10,5
Х,X,
2 , если (Х.)40,5,2, if (X.) 40.5,
Вычисление мантиссы результата 2х 2 . если (Х,):Calculation of the mantissa result 2x 2. if (X,):
Y, Y,
Х,X,
если (Х,)-{0,5if (X,) - {0.5
производитс на основе метода сокращенных таблиц. Диапазон, в котором находитс (Х|), определ етс при помощи схемы 4 сравнени и блока 3 формировани константы. Блок 3 формировани константы формирует с не- обходимой точностью константу -40,5. Далее вычисление функции Y, Х,produced based on the abbreviated table method. The range in which (X |) is found is determined using the comparison circuit 4 and the constant formation block 3. The constant formation unit 3 forms the constant -40.5 with the required accuracy. Further, the calculation of the function Y, X,
(Y, 2х,2) производитс следующим образом:(Y, 2x, 2) is produced as follows:
Y(x) Х2 -Y(x;)H-Yj(ux) Y(x),Y (x) X2 -Y (x;) H-Yj (ux) Y (x),
00
5five
0 0
00
5five
где Y(x;) - 2where Y (x;) - 2
JJ
( X;) - значение функции Y(x) Х в начальной точке i-ro . подынтервала с поправкой дл сбалансированной погрешности;(X;) is the value of the function Y (x) X at the starting point i-ro. subinterval with corrected for balanced error;
начальна точка подынтервала , включающего в себ среднюю точку j-ro интервала ,the starting point of the subinterval that includes the midpoint of the j-ro interval,
Y:( х)- значение корректирующей функции,Y: (x) - the value of the correction function,
ДХ Х-Х .DX XX.
Корректирующа функци ;(ьх) в .- « nlr-1JCorrective function; (ix) c .- "nlr-1J
л етс общей дл 2 подынтервалов, объединенных в j-й интервал, и определ етс в видеis common for 2 sub-intervals combined into the j-th interval, and is defined as
Y-(ux) Y( x) - Х.Y- (ux) Y (x) - X.
Всего на интервале (1/2, О определ - етс 2 корректирующих функций Y (ux) j 1,24In total, on the interval (1/2, O, 2 corrective functions Y (ux) j 1.24 are determined
Определим величину 1 и k при погрешности приближени ( 61) 2 ДлинаDetermine the value of 1 and k with the error of approximation (61) 2 Length
КTO
подынтервала равна 2 . Тогда максимальное значение корректирующей функцииsubinterval equals 2. Then the maximum value of the corrective function
Yj(ux) (х.„-ь 2 )2 Yj (ux) (x. „- ь 2) 2
5Г15G1
2-j. 22-j. 2
-2k-2k
k Lk L
Каждый интервал включает 2 подынтервалов и ошибка приближени максимальна на концах интервала. Точ- тое значение функции Y(x) х в крайней правой точке j-ro интервала равноEach interval includes 2 subintervals and the approximation error is maximum at the ends of the interval. The exact value of the function Y (x) x at the rightmost point of the j-ro interval is
Y(x) (х.„+ )2.Y (x) (x. „+) 2.
Определ ют приближенное значение Y(x) в этой точкеDetermine the approximate value of Y (x) at this point.
Y(x;) (Х.Y (x;) (X.
..D-fWx;),..D-fWx;),
5555
Yj Ux) 2х.. 2--.Yj Ux) 2x. 2--.
Учитыва , что дл xj - крайней правой узловой точки j-ro интервалаBearing in mind that for xj, the rightmost nodal point of the j-ro interval
V - V V - V
j j
f-S- к -2 2f-S- to -2 2
получают Sp -k-eY (x) - Y(x;) - Y-p(ux) get Sp -k-eY (x) - Y (x;) - Y-p (ux)
-2 к 2-2 to 2
-n-n
--w-e-1--w-e-1
2 .f 2 .f
т.е. k + 1при (e) 2 + 1 Ь n.those. k + 1 at (e) 2 + 1 b n.
Дл запоминани значений Y(x;) используетс блок 5 пам ти объемом Q 2 -п бит. Дл запоминани значемантиссы входного числа поступает на вход адреса блока 5 пам ти, на который поступает также сигнал с выхода схемы 4 сравнени , причем в блоке пам ти 5 хран тс значени функции Y(xj) или 2Y(xj) в зависимости от значени сигнала на выходе схемы 4 сравнени в соответствующей узловой точке; 1 старших, (n-k)To store the values of Y (x;), a block of 5 memory of Q 2 -n bits is used. To store the value of the input number, the input of the address of the memory block 5 is received, which also receives the signal from the output of the comparison circuit 4, and the values of the function Y (xj) or 2Y (xj) are stored in memory block 5 depending on the value of the signal the output of the comparison circuit 4 at the corresponding nodal point; 1 senior, (n-k)
НИИ корректирующих функций использу- to младших разр дов мантиссы входногоSRI of corrective functions using the lower bits of the input mantissa
числа и сигнал с выхода схемы 4 сравнени поступают на вход блока 6 пам 2 2 Ш 2 -т бит.ти в качестве адреса, по которому выбираетс число, вл ющеес значениемthe numbers and the signal from the output of the comparison circuit 4 are fed to the input of block 6, memory 2 2 W 2 -t bit. as the address by which the number is selected, which is the value
Разр дность га определ етс max(Y-(их) J5 соответствующей корректирующей функJThe bit size is determined by max (Y- (their) J5 of the corresponding correction functionJ
етс блок 6 пам ти объемомthere is a block of 6 memory
еe
Q2Q2
„и-к -n-k„And-to-n-k
2 Ш 2 -т бит.2 W 2 -t bits.
raaxCY (йх)): 2raaxCY (yx)): 2
-kM , , , m n-k+I,-kM,,, m n-k + I,
оптимальные значени параметров k и 1 можно определить из услови минимизации суммыThe optimal values of the parameters k and 1 can be determined from the condition of minimizing the sum
Q Q( + Q.Q Q (+ Q.
ции.of
Во втором такте значение пор дка результата записываетс в выходной регистр 9 пор дка, а в выходной ре- 20 гистр 10 записываетс значение мантиссы результата.In the second cycle, the value of the order of the result is written to the output register 9 of the order, and the output register of the result is written to the output register 20 of the register 10.
Устройство работает по конвейерному принципу. В каждом такте в него вводитс новый операнд. Устройство работает следующим 25 образом.The device works on the conveyor principle. In each cycle, a new operand is entered into it. The device works in the following way.
В первом такте работы устройства во входной регистр 1 пор дка заноситс значение пор дка входного числа X , во входной регистр 2 - значение 30 мантиссы входного числа Х. При помощи схемы 4 сравнени и блока 3 формировани константы определ етс диапазон , к которому принадлежит мантисса входного числа X ( (X,)i-j0,5 или 35 выходной регистры пор дка, блок фор- (X,) ,5 ), Управл ющий сигнал с мировани константы третий блок пам - выхода схемы 4 сравнени поступает ти и схемы сравнени ;, первый и второй на адресные входы блоков 5, 6 и 7 па- входы которой соединены соответствен- м ти, В блоке 7 пам ти производит- но с выходами входного регистра и .. с формирование пор дка результата Xt 40 блока формировани константы, выход Если используетс представление пот схемы сравнени соединен с адресными р дка со смещением р, товходами первого и второго блоков пам ти и входом адреса третьего блока пам ти, остальные разр ды адреса ко- 45 торого соединены с выходами входного 0,5 регистра пор дка, выходы третьегоIn the first operation cycle of the device, the value of the order of the input number X is entered into the input register 1, the input register 2 is set to the 30 mantissa of the input number X. Using the comparison circuit 4 and the constant formation unit 3, the range to which the mantissa of the input the numbers X ((X,) i-j0,5 or 35 output registers of the order, block form- (X,), 5), Control signal from the constant constant, the third memory-output block of the comparison circuit 4 goes to this and the comparison circuit; , the first and second to the address inputs of blocks 5, 6 and 7 pa- the inputs of which are connected Correspondence s, In memory block 7, is produced with the outputs of the input register and .. with the formation of the order of the result Xt 40 of the block of formation of a constant, the output If the sweat representation of the comparison circuit is connected to the address row with the offset p, the inputs of the first and the second memory blocks and the input address of the third memory block, the remaining bits of the address of which are connected to the outputs of the input 0.5 register of the order, the outputs of the third
блока пам ти соединены с информацион- ными входами выходного регистра пор дка .the memory unit is connected to the information inputs of the output register of the order.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864031690A SU1357953A2 (en) | 1986-03-03 | 1986-03-03 | Squaring device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864031690A SU1357953A2 (en) | 1986-03-03 | 1986-03-03 | Squaring device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1160402 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1357953A2 true SU1357953A2 (en) | 1987-12-07 |
Family
ID=21224374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864031690A SU1357953A2 (en) | 1986-03-03 | 1986-03-03 | Squaring device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1357953A2 (en) |
-
1986
- 1986-03-03 SU SU864031690A patent/SU1357953A2/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1160402, кл. G 06 Е 7/552, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI242128B (en) | Data processing system and data processing method | |
US6397318B1 (en) | Address generator for a circular buffer | |
JPH0228830A (en) | Integer number dividing circuit | |
SU1357953A2 (en) | Squaring device | |
EP0078916A1 (en) | Shared TOD clock modification bit | |
EP0369470B1 (en) | Data processing apparatus for producing in sequence pulses having variable width at output ports | |
JPH0371329A (en) | Arithmetic control circuit for arithmetic and logicical operation processor | |
KR920002573B1 (en) | Data processor | |
SU1322272A1 (en) | Device for calculating values of sine and cosine functions | |
US6598066B1 (en) | Fast carry-out generation | |
JPH0683019B2 (en) | Digital signal processor | |
JPH0795324B2 (en) | Search method and device | |
Rosin | Von neumann machine | |
JP2582444B2 (en) | × 2 ▲ upper n ▼ arithmetic circuit | |
JPS59229659A (en) | Data processing method | |
SU1411769A1 (en) | Device for computing system of boolean functions | |
JPS61294581A (en) | Memory access controller | |
SU453695A1 (en) | DEVICE FOR SYNCHRONIZATION OF COMPUTING SYSTEM | |
JP2643609B2 (en) | Interrupt control device | |
CN117973274A (en) | Logic optimization method and related equipment | |
JP2928566B2 (en) | Operand reading device | |
JP2623932B2 (en) | Data transfer device | |
JPH0635668A (en) | Full adder | |
JPH01188132A (en) | Synchronizing signal detector | |
JPH02217918A (en) | Memory interface circuit |