SU1348759A1 - Probe for checking signals of digital integrated circuits - Google Patents

Abstract

Изобретение позвол ет расширить функциональные возможности устройства и повысить его быстродействие. Устройство содержит регулируемые источники 1 и 6 опорного напр жени , блоки 2, 3 и 5 сравнени  напр жений, логический преобразователь 8, резистор 10 и индикатор 21. Введение блока 9 нагрузки, электронных ключей 11 и 13, блока 15 сравнени  напр жений, логического преобразовател  20 и резисторов 12, 14, 16-19 позвол ет контролировать высокоимпедансное состо ние и применить форсированньй режим разр да паразитных емкостей. 12 ил. i (Л OQ 4 00 СЛ ФиеThe invention allows to expand the functionality of the device and increase its speed. The device contains adjustable sources 1 and 6 of the reference voltage, blocks 2, 3 and 5 of the voltage comparison, logic converter 8, resistor 10 and indicator 21. Introduction of the load unit 9, electronic switches 11 and 13, voltage comparison unit 15, the logic converter 20 and resistors 12, 14, 16–19 permits one to control the high-impedance state and apply the forced discharge mode of parasitic capacitances. 12 il. i (L OQ 4 00 SL

Description

Изобретение относитс  к контрольно-измерительной технике и может быть Использовано при проверке цифровых устройств.The invention relates to measuring technique and can be used when checking digital devices.

Целью изобретени   вл етс  расширение функциональных возможностей, попьппение быстродействи  за счетThe aim of the invention is to extend the functionality, speed performance due to

блока 15 сравнени  напр жений соединен с первым входом логического преобразовател  20, четвертый вход которого подключен к входу 7 теста на- г рузки, второй вход соединен с выходом блока 2 сравнени  напр жений, а третий вход подключен к выходу блока 5 сравнени  напр жений. Выходыvoltage comparison unit 15 is connected to the first input of logic converter 20, the fourth input of which is connected to the input 7 of the load test, the second input is connected to the output of the voltage comparison unit 2, and the third input is connected to the output of the voltage comparison unit 5. Outputs

контрол  высокоимпедансного состо ни  и применени  форсированного режи- IQ логического преобразовател  20 соеди- ма разр да паразитных емкостей. нет. с входами индикатора 21 и с логическими выходами 22 зонда.control of the high-impedance state and application of the forced mode; iQ logic transducer 20; connection of parasitic capacitances. not. with indicator inputs 21 and with logical outputs 22 of the probe.

На фиг.2 представлен один из возможных вариантов блока 9 нагрузки, 15 выполн ющий операции, требующиес  дл  работы устройства. Блок 9 нагрузки состоит из шести резисторов, диода транзистора и инвертора с открытымFigure 2 shows one of the possible variants of the load unit 9, which performs the operations required for the operation of the device. The load unit 9 consists of six resistors, a transistor diode and an open inverter

На фиг.1 представлена функциональна  схема зонда, состо щего из первого регулируемого источника 1 опорного напр жени , выходом соединенного с первым входом первого блока 2 сравнени  напр жений, второй вход которого подключен к второму входу блока 3 сравнени  напр жений, к щупу Дик первому входу блока 5 сравнени  напр жений , второй вход которого соединен с выходом второго регулируемого Источника 6 опорного напр жени . Вход 7 теста нагрузки соединен с первым входом логического преобразовател  8 и с первым входом блока 9 нагрузки . Второй и третий входы логического преобразовател  8 соединены соответственно с пр мым и инверсным выходами блока 3 сравнени  напр жений , а четвертьм вход логического преобразовател  В подключен к второму выходу блока 9 нагрузки. Щуп А соединен через резистор 10 с выходом первого электронного ключа 11, непосредственно подключен к первому выводу резистора 12 и к входу второго электронно г-о ключа 13, выход которого через резистор 14 соединен с вторым выводом резистора 12, с входом первого электронного ключа 11,с первым выходом блока 9 нагрузки, второй вход которого подключен к входу управлени  первого электронного ключа 1 1 и к перколлектором 23, входом соединенногоFig. 1 shows a functional diagram of a probe consisting of a first adjustable source 1 of the reference voltage, an output connected to the first input of the first voltage comparison unit 2, the second input of which is connected to the second input of the voltage comparison unit 3, to the Dick probe of the first input voltage comparison unit 5, the second input of which is connected to the output of the second adjustable source 6 of the reference voltage. The input 7 of the load test is connected to the first input of the logic converter 8 and to the first input of the load unit 9. The second and third inputs of the logic converter 8 are connected to the direct and inverse outputs of the voltage comparison unit 3, respectively, and a quarter of the input of the logic converter B is connected to the second output of the load unit 9. The probe And is connected through a resistor 10 with the output of the first electronic key 11, directly connected to the first output of the resistor 12 and to the input of the second electronically g-o key 13, the output of which through a resistor 14 is connected to the second output of the resistor 12, to the input of the first electronic key 11, with the first output of the load unit 9, the second input of which is connected to the control input of the first electronic switch 1 1 and to the percollector 23, the input connected

20 с первым входом блока 9 нагрузки, а выходом подключенного к второму выходу блока ,9 нагрузки непосредственно , а через резистор 24 - к первому выходу блока 9 нагрузки и к коллекто25 ру транзистора 25, база которого через резистор 26 соединена с третьим нходом блока 9 нагрузки. Эмиттер транзистора 25 через резистор 27 соединен с шиной питани , котора  через20 with the first input of the load block 9, and the output of the load connected to the second output, 9 load directly, and through a resistor 24 to the first output of load block 9 and to the collector of transistor 25, the base of which is connected to the third output of load block 9 through resistor 26 . The emitter of transistor 25 through a resistor 27 is connected to the power bus, which through

30 резистор 28 подключена к первому вы- ходу блока 9 нагрузки, который, в свою очередь, через резистор 29 подключен к общей шине, а непосредственно соединен с анодом диода 30, катод30, the resistor 28 is connected to the first output of the load unit 9, which, in turn, through the resistor 29 is connected to the common bus and directly connected to the anode of the diode 30, the cathode

2(- которого через резистор 31 соединен с вторым входом блока 9 нагрузки.2 (- which through a resistor 31 is connected to the second input of the block 9 load.

На фиг.З представлен пример реализации логического преобразовател  8, состо щего из элемента И-НЕ 32, пер40 вым входом соединенного с четвертым нходом логического преобразовател  8, вторым входом подключенного к второму входу логического преобрйзо- вател  8, а выходом соединенного сFig. 3 shows an example of implementation of a logic converter 8 consisting of an AND-NE element 32, a first input connected to a fourth input of a logic converter 8, a second input connected to a second input of a logic converter 8, and an output connected to

Бому выходу логического преобразовате- 45 ервым выходом логического преобрал  8. TpBTHi i вход блока 9 нагрузки соединен с входом управлени  второго электронного ключа 13 и с вторым выходом логического преобразовател  8. Вход второго электронного ключа 13 соединен с перв;)1м входом блока 15 сравнени  напр жений, второй вход которого через резистор 16 подключен к первому выходу блока 9 нагрузки, а через резистор 17 - к первому входу блока 3 сравнени  напр жений, которьш в свою очередь через резистор 18 подключен к шине питани , а через резистор 19 соединен с общей шиной. ВыходThe boom output of the logic converter 45 is the first output of the logic converter 8. TpBTHi i the input of the load unit 9 is connected to the control input of the second electronic switch 13 and the second output of the logical converter 8. The input of the second electronic switch 13 is connected to the first;) 1m input of the comparison unit 15 The second input is through the resistor 16 connected to the first output of the load unit 9, and through the resistor 17 to the first input of the voltage comparison unit 3, which in turn through the resistor 18 is connected to the power bus, and through the resistor 19 n to the common bus. Output

блока 15 сравнени  напр жений соединен с первым входом логического преобразовател  20, четвертый вход которого подключен к входу 7 теста на- г рузки, второй вход соединен с выходом блока 2 сравнени  напр жений, а третий вход подключен к выходу блока 5 сравнени  напр жений. Выходыvoltage comparison unit 15 is connected to the first input of logic converter 20, the fourth input of which is connected to the input 7 of the load test, the second input is connected to the output of the voltage comparison unit 2, and the third input is connected to the output of the voltage comparison unit 5. Outputs

логического преобразовател  20 соеди- нет. с входами индикатора 21 и с логическими выходами 22 зонда.logic converter 20 is connected. with indicator inputs 21 and with logical outputs 22 of the probe.

коллектором 23, входом соединенногоthe collector 23, the inlet connected

с первым входом блока 9 нагрузки, а выходом подключенного к второму выходу блока ,9 нагрузки непосредственно , а через резистор 24 - к первому выходу блока 9 нагрузки и к коллектору транзистора 25, база которого через резистор 26 соединена с третьим нходом блока 9 нагрузки. Эмиттер транзистора 25 через резистор 27 соединен с шиной питани , котора  черезwith the first input of the load block 9, and the output of the load connected to the second output, 9 load directly, and through a resistor 24 to the first output of load block 9 and to the collector of transistor 25, the base of which is connected to the third output of load block 9 through resistor 26. The emitter of transistor 25 through a resistor 27 is connected to the power bus, which through

резистор 28 подключена к первому вы- ходу блока 9 нагрузки, который, в свою очередь, через резистор 29 подключен к общей шине, а непосредственно соединен с анодом диода 30, катодthe resistor 28 is connected to the first output of the load unit 9, which, in turn, through the resistor 29 is connected to the common bus and directly connected to the anode of the diode 30, the cathode

которого через резистор 31 соединен с вторым входом блока 9 нагрузки.which through a resistor 31 is connected to the second input of the block 9 load.

На фиг.З представлен пример реализации логического преобразовател  8, состо щего из элемента И-НЕ 32, первым входом соединенного с четвертым нходом логического преобразовател  8, вторым входом подключенного к второму входу логического преобрйзо- вател  8, а выходом соединенного сFIG. 3 shows an example implementation of a logic converter 8 consisting of an AND-HE element 32, a first input of a logic converter 8 connected to a fourth input, a second input connected to a second input of a logic converter 8, and an output connected to

зовател  8, и элемента И-НЕ 33, первым входом соединенного с первым входом логического преобразовател  8, вторым входом подключенного к треть 50 му входу логического преобразовател  8, а выходом соединенного с вторым выходом логического преобразовател  8.the searcher 8 and the NAND 33 element, the first input of the logic converter 8 connected to the first input, the second input of the logic converter 8 connected to the third 50th input, and the output connected of the logic output converter 8 to the second output.

В качестве электронных ключей 11 и 13 могут быть использованы, напри55 мер, транзисторы р-п-р типа, при этом коллектор транзистора 34 (фиг.4) соединен с выходом электронного ключа 11, эмиттер подключен к входу электронного ключа 11, а база через базовый резистор 35 соединена с входом управлени  электронного ключа 22, эмиттер транзистора 36 (фиг.5) соединен с входом электронного ключа 13, коллектор подключен к выходу электронного ключа 13, а баэа через базовый резистор 27 соединена с входом управлени  электронного ключа 13.As electronic switches 11 and 13, for example, pnp type transistors can be used, while the collector of transistor 34 (FIG. 4) is connected to the output of the electronic switch 11, the emitter is connected to the input of the electronic switch 11, and the base through The base resistor 35 is connected to the control input of the electronic switch 22, the emitter of the transistor 36 (FIG. 5) is connected to the input of the electronic switch 13, the collector is connected to the output of the electronic switch 13, and the bae through the base resistor 27 is connected to the control input of the electronic switch 13.

В качестве логического преобразовател  20 может быть использовано, например, ПЗУ, выполн ющее роль преобразовател  кода - реакции зонда на входное воздействие в код, удобньш дл  визуализации индикатором 21 и дл  регистрации информации с логических выходов 22.As a logic converter 20, for example, a ROM can be used, acting as a code converter — the probe's response to an input action into a code, convenient for visualization by the indicator 21 and for recording information from the logic outputs 22.

Регулируемые источники 1 и 6 опорного напр жени  регулируютс  следующим образом. Регулируемый источник 1 опорного напр жени  регулируетс  так чтобы напр жение на его выходе равн лось максимально допустимому верхнему значению логического нул  U. Регулируемый источник 6 опорного напр жени  регулируетс  так, чтобы напр жение на его выходе равн лось минимально допустимому нижнему значениюAdjustable voltage sources 1 and 6 are regulated as follows. The adjustable source 1 of the reference voltage is adjusted so that the voltage at its output is equal to the maximum allowable upper value of logic zero U. The adjustable source 6 of the reference voltage is adjusted so that the voltage at its output is equal to the minimum allowable low value

-,1 логической единицы .-, 1 logical unit.

На вход 7 теста нагрузки подают псевдослучайные тесты синхронно с подачей на входы объекта диагностировани  многоразр дных кодовых наборов. На вход 7 теста нагрузки могут подаватьс  и детерминированные воздействи , подобранные в соответствии с ожидаемыми реакци ми объекта диагностировани  .To the input 7 of the load test, pseudo-random tests are performed synchronously with the feed to the inputs of the diagnostic object of multi-digit code sets. To the input 7 of the load test, deterministic influences can also be applied, selected in accordance with the expected reactions of the diagnostic object.

Работу зонда дл  проверки сигналов цифровых микросхем рассмотрим на примере ТТЛ элементов.We consider the operation of the probe for checking signals of digital microcircuits using the example of TTL elements.

На фиг.6 изображен выходной каска элемента ТТЛ. В состо нии логическог нул  транзистор 38 закрыт, транзистор 39 открыт. В состо нии логическо единицы транзистор 38 открьп , транзистор 39 закрыт. В высокоимпеданс- ном состо нии транзисторы 38 и 39 закрыты.Figure 6 shows the output helmet element TTL. In the state of logical zero, the transistor 38 is closed, the transistor 39 is open. In the state of logical unit, the transistor 38 is open, the transistor 39 is closed. In the high-impedance state, transistors 38 and 39 are closed.

В предлагаемом устрот гстве оценку логического нул  по уровню напр жени производит блок 2 сравнени  напр жений , на первьп вход которого подгиот верхнее допустимое значение напр жени  логического нул  U.,g(,, а на второй вход - сигнал с провер емого выхода объекта диагностировани . Оценку логической единицы по уровню напр жени  производит блок 5 сравнени In the proposed device, a voltage comparison unit 2 evaluates the logical zero by voltage level, the first input of which is the upper admissible value of the logical zero voltage U., g (, and the second input is the signal from the diagnosed output of the diagnostic object. The evaluation of the logical unit of the level of voltage produces block 5 comparison

5five

00

напр жений, на второй вход которого подают нижнее допустимое значение напр жени  логической единицы U , а на первый вход - сигнал с провер емого выхода объекта диагностировани .voltages, the second input of which is supplied with the lower allowable voltage value of the logical unit U, and the first input - the signal from the tested output of the diagnostic object.

Сравнение сопротивлени  провер емого выхода в высокоимпедансном состо нии с минимально допустимой величиной производитс  блоком 15 сравнени  напр жений с помощью сравнени  падений напр жений на резисторах 12 и 16 при закрытых электронных ключах 11 и 13. Резисторы 1 6-1 9 представл ют собой эталонный безьшерционный делитель напр жени . Значени  сопротивлений этих резисторов выбирают так, чтобы отношение сопротивлени  резистора 12 к минимально допустимому сопротивлению выхода в высокоимпедансном состо нии относительно общей тины равн лось отношению сопротивлени  резистора 16 к сумме сопротивлений резисторов 17 и 19, а отношение со- 5 противлени  резистора 12 к минимально допустимому сопротивлению выхода в высокоимпедансном состо нии относительно шины питани  равн лось отношению сопротивлени  резистора 16 к сум- 0 ме сопротивлений резисторов 17 и 18. Оценку сопротивлени  выхода в высокоимпедансном состо нии относительно общей шины провод т при высоком значении напр жени  нагрузки. При этом во внимание принимаютс  две параллельные цепочки, одну из которых составл ет резистор 12 и закрытьй транзистор 39 провер емого выходного каскада , а вторую - резистор 16 и последовательно соединенные резисторы 17 и 19. При сопротивлении закрытого транзистора 39, превышающем минимально допустимое значение, потенциал щупа 4 будет выше потенциала первого входа блока 15, что будет зафиксировано блоком 15 сравнени  напр жений. Недостаточно высокое сопротивление закрытого транзистора 39 приведет к тому, что потенциал щупа 4 будет ниже потенциала первого входа блока 15. Оценку сопротивлени  выхода в высокоимпедансном состо нии относительно шины питани  производ т при низком значении напр жени  нагрузки. При этом во внимание принимаютс  две параллельные цепочки, одну из которых составл ют резистор 12 и закрытый транзистор 38 провер емого выходного каскада, а вторую - резистор 16 и по5The comparison of the resistance of the tested output in the high-impedance state with the minimum allowable value is made by the voltage comparison unit 15 by comparing the voltage drops on the resistors 12 and 16 with the electronic keys 11 and 13 closed. Resistors 1 6-1 9 are a reference bezshersionny divider tension The resistance values of these resistors are chosen so that the ratio of the resistance of the resistor 12 to the minimum permissible output resistance in the high-impedance state relative to the total value is equal to the ratio of the resistance of resistor 16 to the sum of the resistances of resistors 17 and 19, and the ratio of resistance to resistor 12 to the minimum permissible resistance output in the high-impedance state relative to the power bus was equal to the ratio of the resistance of the resistor 16 to the sum of 0 resistances of the resistors 17 and 18. The estimate of the resistance and the output in the high impedance state with respect to the common bus is carried out at a high value of the load voltage. In this case, two parallel chains are taken into account, one of which is a resistor 12 and a closed transistor 39 of the output stage to be tested, and the second is a resistor 16 and series-connected resistors 17 and 19. When the resistance of the closed transistor 39 exceeds the minimum acceptable value, the potential Probe 4 will be higher than the potential of the first input of block 15, which will be fixed by block 15 of the voltage comparison. The insufficiently high resistance of the closed transistor 39 will lead to the potential of the probe 4 being lower than the potential of the first input of the unit 15. The output impedance in the high-impedance state relative to the power bus is evaluated at a low load voltage. In this case, two parallel chains are taken into account, one of which consists of a resistor 12 and a closed transistor 38 of the output stage to be tested, and the second is a resistor 16 and 5

00

5five

00

5five

следовательно соединенные peзиcтo- ры 17 н 18. При сопротивлении закрытого транзистора 38, превышающем минимально допустимое значение, потенциал щуна 4 будет ниже потенциала первого входа блока 15, что будет за фиксировацо блоком 15 сравнени  напр жений . Недостаточно высокое сопротивление закрытого транзистора 38 приведет к тому, что потенциал щупа А будет выше потенциала первого входа блока 15.consequently, the connected resistors are 17 to 18. When the resistance of the closed transistor 38 exceeds the minimum allowable value, the potential of the schun 4 will be lower than the potential of the first input of the block 15, which will be fixed by the block 15 of the voltage comparison. Not enough high resistance of the closed transistor 38 will lead to the fact that the potential of the probe A will be higher than the potential of the first input of the block 15.

В существующих устройствах точность измерени  сопрот1шлени  высоко импедансного состо ни  находитс  в противоречии с быстродействием. При фиксированной чувствительности блока 15 сравнени  напр жений повысить точность измерени  можно увеличением до некоторой степени сопротивлени  резистора 12, но при этом затрудн етс  перезар д паразитных емкостей выходного каскада объекта диагностировани , что приводит к понижению быстродействи . Дл  уменьшени  упом нутого противоречи  прин ты меры по форсированному перезар ду паразитных eMKOcTei t, которые осуществл ютс  с помощью блока 3 сравнени  напр жений логичес кого преобразовател  8, бло- ка 9 нагрузки, резисторов 10, 14 и 17, электронных ключей 11 и 13.In existing devices, the accuracy of measuring the resistance of a high impedance state is in conflict with fast response. With a fixed sensitivity of the voltage comparison unit 15, the accuracy of the measurement can be increased by increasing to some extent the resistance of the resistor 12, but it is difficult to recharge the parasitic capacitances of the output stage of the diagnostic object, which leads to a decrease in speed. To reduce the aforementioned contradiction, measures are taken on the forced reloading of parasitic eMKOcTei t, which are carried out using the unit 3 for comparing the voltages of the logic converter 8, the load unit 9, the resistors 10, 14 and 17, the electronic switches 11 and 13.

Предположим в исходном состо нии провер емый выход находитс  в высоко импедансном состо нии, при котором транзисторы 38 и 39 закрыты, а блок 9 нагрузки выдает низкий уровень напр жени  на выходе (фиг.7). Допустим в момент времени t, на входы объекта диагностировани  подают многоразр д- Hbrfi кодовый набор, реакцией провер емого вЕзГкода }ia которьй также  вл етс  высокоимпендансное состо ние. Од- ноБ11емепно на вход 7 теста нагрузки подают воздействие, которое создаст на зыходе блока 9 нагрузки высокий уровень напр жени . В течение интервала времени t, -t,, блок 9 нагрузки обрабатывает входное воздействие и после завершени  переходных процессов к моменту времени t. выдает высоКИ11 уровень напр жени  на выходе (крива  АО на фиг.7). При отсутствии формирующих цепеГ, которые составл ют резисторы 10 и 14 и электронные ключи 1 1 и 13, перезар д паразитных емкостей провер емого выхода объекта диагностирон..ни  происходит черезSuppose, in the initial state, the output being tested is in a high impedance state, in which transistors 38 and 39 are closed, and the load unit 9 produces a low voltage level at the output (Fig.7). Suppose at time t, to the inputs of the object being diagnosed, a multi-bit d-Hbrfi code set is supplied, the response of the checked iZa} ia is also a high-impedance state. However, an impact is applied to input 7 of the load test, which will create a high voltage level at the output of load unit 9. During the time interval t, -t ,, the load unit 9 processes the input action and after the completion of the transient processes by the time t. gives a high level of voltage at the output (curve AO in Fig. 7). In the absence of the forming circuit, which constitute the resistors 10 and 14 and the electronic switches 1 1 and 13, the recharge of the parasitic capacitances of the checked output of the object of the diagnostics.

10ten

1515

2020

2525

34875963487596

резистор 12 с посто нной времени, определ емой величиной этого резистора и собственными цеп ми разр да (кривые 4 и 42 дл  исправного и неисправного высокоимпедансного состо ни  соответственно ).a resistor 12 with a constant time determined by the magnitude of this resistor and its own discharge circuits (curves 4 and 42 for the healthy and faulty high-impedance state, respectively).

Работа форсирующих цепей происходит следующим образом. Одновременно с переходными процессами на выходе блока 9 нагрузки, завершаютс  переходные процессы на резисторе 17 безынерционного эталона высокоимпедансного состо ни . В момент времени t устанавливаетс  критический потенциал t|| на первом выводе резистора 17. На несколько процентов ниже устанавливаетс  потенциал ср на втором выводе резистора 17. При незавершенньсх переходных процессах на провер емом выходе объекта диагностировани  по- тенциал щупа 4 ни7;се потенциала второго вывода резистора 17, отчего блок 3 сравнени  напр жений с пр мого выхода выдает логическую единицу на второй вход логического преобразовате- л  В, котора  совместно с логической единицей на четвертом входе логичес- р;ого преобразовател  8 создает на первом выходе логический ноль, который по входу управлени  открывает электронный ключ П. Одновременно по второму входу блока 9 нагрузки логи- ческ1ш ноль обеспечивает ток через резистор 28, диод 30, резистор 31, шу1ггирующее действие которого снижает на заданную величину высокий уро- ве}1Ь напр жени  на первом выходе блока нагрузки. Снижение высокого уровн  напр жени  на выходе блока 9 нагрузки происходит до такой степени, чтобы при минимально допустимом значении сопротивлени  высокоимпедансного состо ни  и открытом электронном ключе 11 на щупе установилс  потенци- ;ш, приближающийс , но не достигаю- ци}т критического потенциала первого иывода резистора 17. При этом происходит форсированньш перезар д паразитных емкостей провер емого выхода объекта диагностировани  с посто нной времени, определ емой сопрот1шлением резистора 12, параллельно подключенному ему резистора 10 с открытым электронным ключем 1I и собственньми це- п ми разр да (крива  43 на фиг.7). В момент времени t. потенциал щупа 4 сравниваетс  с потенциалом второго вывода резистора 17 и затем начинаетThe work of forcing chains is as follows. Simultaneously with the transient processes at the output of the load unit 9, the transient processes are completed on the resistor 17 of the inertialess standard of the high-impedance state. At time t, the critical potential t || on the first pin of the resistor 17. The potential of the cp on the second pin of the resistor 17 is set a few percent below. At incomplete transients, the potential of the probe 4 is not indicated by the diagnostics output of the object under diagnosis; 7 the potential of the second output of the resistor is 17, which is why the direct output outputs a logical unit to the second input of the logic converter B, which, together with the logical unit at the fourth input, creates a logical zero at the fourth input; the control input opens the electronic key P. Simultaneously, the second input of the load unit 9 provides a logic zero through the resistor 28, the diode 30, the resistor 31, whose shock effect reduces the high level by a given amount} 1b voltage at the first output of the load unit . The decrease in the high voltage level at the output of the load unit 9 occurs to such an extent that, with the minimum allowable value of the resistance of the high-impedance state and the open electronic key 11, a potential is established on the probe; w, approaching but not reaching the critical potential of the first output resistor 17. This causes a forced recharge of the parasitic capacitances of the tested output of the diagnostic object with a constant time determined by matching the resistor 12, parallel to the connected cut Stora 10 open and the electronic key 1I sobstvennmi tse- n mi discharge (curve 43 in Figure 7). At time t. the potential of the probe 4 is compared with the potential of the second output of resistor 17 and then begins

30thirty

35.35

4040

4545

5050

5555

7171

его превосходить. Блок 3 сравнени  напр жений логическую единицу на пр мом выходе измен ет на ноль, вследствие чего логической единицей с первого выхода логического преобразовател  8 закрываетс  электроиньй ключ 11 и одновременно повышаетс  напр жение на выходе блока 9 нагрузки. Отрезок времени равен времени срабаты- вани  блока 3 сравнени  напр жен, логического преобразовател  8, блока 9 нагрузки и электронного ключа 11. После момента времени tg начинаетс  завершающа  стади  переходного процесса с посто нной времени, опре- дел емой величиной сопротивлени  резистора 12 и собственными цеп ми разр да выходного каскада. Крива  4А ха- рактеризует переход1 Ой процесс ис- правного высокоимпедансного состо ни , а крива  45 - неисправного (фиг,7). В момент времени tg регистрируют результат анализа зондом состо ни  провер емого выхода. Выше рас- смотрена работа форсируюш,их цепей при оценке сопротивлени  высокоимпедансного состо ни  относительно общей шины. Аналогично происходит работа цепей форсировани  переходных про- цессов. при оценке сопротивлени  высокоимпедансного состо ни  относительно шины питани  (фиг.8).surpass him. The voltage comparison unit 3 logic unit at the direct output changes to zero, as a result of which the electric line switch 11 closes with the logical unit from the first output of the logic converter 8 and simultaneously the voltage at the output of the load unit 9 rises. The time interval is equal to the response time of the voltage comparison unit 3, the logic converter 8, the load unit 9 and the electronic switch 11. After the time point tg, the final stage of the transition process begins with a constant time determined by the resistance value of the resistor 12 and its own mi discharge output stage. Curve 4A characterizes the transition1 Oi process of a correct high-impedance state, and curve 45 describes a faulty one (FIG. 7). At the moment of time tg, the result of the analysis by the probe of the state of the tested output is recorded. Above, we consider the operation of foryrushush, their chains when evaluating the resistance of a high impedance state relative to a common bus. Similarly, the operation of chains of forcing of transient processes occurs. when evaluating the resistance of the high-impedance state relative to the power rail (Fig. 8).

Проверка логического нул . Предположим в исходньп момент времени про- вер емый выход объекта диагностировани  находитс  в состо нии логического нул , а блок нагрузки выдает низкий уровень напр жени .Check logical zero. Suppose, at the initial moment of time, the scanned output of the object being diagnosed is in the state of logical zero, and the load block produces a low voltage level.

Допустим в момент времени t (фиг.9) на входы объекта диагностировани  подают многоразр дный кодовый набор, который создаст на прорер е- мом выходе состо }п- е логического нул . Одновременно на вход 7 теста на- грузки подают воздействие, которое создаст на выходе блока 9 нагрузки высокий уровень напр жени . В течение интервала времени блок нагрузки обрабатывает поступиви:ее воз- действие и после завершени  переходных процессов к моменту времени t, выдает высокое значение напр жени  нагрузки, при котором открытый транзистор 39 (фиг.6) провер емого выход- кого каскада нагружаетс  максимально допустимым током по цепи: первый выход блока 9 нагрузки, откр1 1тый элект- pOHHbrii ключ П, резистор 10, частичSuppose at time t (Fig. 9) a multi-digit code set is applied to the inputs of the object to be diagnosed, which will create a logical zero at the output of the diagnostic output. At the same time, an input is applied to the input 7 of the load test, which will create a high voltage level at the output of the load unit 9. During the time interval, the load unit processes the input: its effect and after completion of the transient processes by the time t gives a high value of the load voltage at which the open transistor 39 (Fig.6) of the output stage being tested is loaded with the maximum permissible current on the circuit: the first output of the block 9 of the load, otk1 1th electric-pOHHbrii key P, resistor 10, partial

ВAT

5 0 5 0 5 0 5 0

о 5 Q g about 5 Q g

но через резистор 12, щуп 4, откры- Tboi транзистор 39, обша  шина. В данной ситуации электрониьп ключ 1 1 открыт логическим нулем с выхода первого логического преобразопател; 8, В момент времени t,, на щупе присутствует низкий уровень напр жени , вызванный логическим нулем на провер емом выходе, а на втором выводе резистора 17 имеет место высокий потенциал, вызванньй высоким уровнем напр жени  на выходе блока 9 нагрузки. Такое сочетание рассматриваетс  блоком 3 сравнени  напр жений и логическим преобразователем 8 как пезавершенньп переходньп процесс, которые принимают меры дл  форсированного перезар да паразитных емкостей. Но в данном случае это состо ние стабильно и упом - ну1Ъ1е вьше меры нагружают выходной каскад максимально разрешенным током. В момент времени под воздействием максимальной нагрузки уровень сигнала провер емого выхода несколько повышаетс , но дл  Исправного выхода он неbut through the resistor 12, the probe 4, the open Tboi transistor 39, the common bus. In this situation, the electronic key 1 1 is opened by a logical zero from the output of the first logical pre-transform; 8, At the time t ,, there is a low voltage level on the probe caused by logic zero at the output being checked, and a high potential occurs at the second output of the resistor 17 due to the high voltage level at the output of the load unit 9. Such a combination is considered by the voltage comparison unit 3 and the logic converter 8 as a complete transition process, which takes measures for the forced reloading of parasitic capacitances. But in this case, this state is stable, and the mentioned measures above load the output stage with the maximum permissible current. At the moment of time, under the influence of the maximum load, the level of the signal of the output being checked increases slightly, but for a Good exit, it is not

ОABOUT

должен превьш1ать ч ° определ ет блок 2 сравнени  напр жений. На втором, третьем, четвертом и первом входах логического преобразовател  20 будет присутствовать кодовый набор 1100 соответственно, что депшфрирует- с  как качественный логическш ноль, проверенный под нагрузкой и регистрируетс  в момент времени t..should exceed h ° determines the block 2 comparison of stresses. On the second, third, fourth, and first inputs of the logic converter 20, there will be a code set of 1100, respectively, which is free-flowed as a quality logic zero, tested under load and recorded at time t.

Проверка логической единицы. Предположим в исходньй момент времени провер емы выход объекта диагностировани  находитс  в состо нии логической единицы, а блок 9 нагрузки выдает высокий уровень напр женш.Check the logical unit. Suppose, at the initial moment of time, the output of the object being diagnosed is in the state of a logical unit, and the load unit 9 generates a high level of stress.

Допуст гм в момент времени t,, (фиг.10) на входы объекта диагностировани  подают многоразр д}1ьш кодовый набор, который создаст нл провер емом выходе состо ние логической единицы. Одновременно на вход 7 теста нагрузки подают воздействие, которое создаст на выходе блока 9 нагрузки низкий уровень напр жени . В течение интервала времени t,,-t, блок нагрузки обрабатьшает входное воздействие и после за-верщени  переходных процессов к моменту времени t ,. выдает низкое значение напр жени  }1агру ки, при котором открытьв транзистор 38 провер емого выходного каскпдл нагружаетс  максимально разреглеши гм током по цепи: источник питани  об текта диагностированн , открытый транзистор 38, выход объекта диагностировани , щуп 4, Открытый электронный . ключ 13, резистор 14, частично через резистор 12, выход блока нагрузки, обща  шина. В момент времени наThe tolerance at time t ,, (FIG. 10) is fed to the inputs of the diagnostic object by a multi-bit} 1x code set, which creates a state of logical unit in the output being checked. At the same time, an input is applied to the input 7 of the load test, which will create a low voltage level at the output of the load block 9. During the time interval t ,, - t, the load unit processes the input action and after completion of the transient processes by the time t,. produces a low voltage} load, at which the output transducer 38 of the tested output cascd is loaded with the maximum amount of current through the circuit: the power supply of the object is diagnosed, the open transistor 38, the output of the object to be diagnosed, probe 4, Open electronic. a key 13, a resistor 14, partially through a resistor 12, an output of a load unit, a common bus. At time

ческого нул  в высокоимпедансное сос- то ние заключаетс  в том, что транзистор 39 (фиг.6) из открытого состо ни  пефеходит в закрытое состо ние, а транзистор 38 остаетс  закрытым. В течение интервала времени t,5.-t,g идет обработка поданного на входы объекта диагностировани  многоразр дного In other words, the casing zero in the high-impedance state is that the transistor 39 (Fig. 6) from the open state pefits to the closed state, and the transistor 38 remains closed. During the time interval t, 5.-t, g, the applied to the inputs of the diagnostic object multi-digit is processed

щупе присутствует высокий уровень напр жени , вызванный логической единицей на провер емом выходе, а на Q втором выводе резистора 17 имеет место низкий потенциал, вызванный низким уровнем напр жени  на выходе блока 9 нагрузки. Такое сочетание потенциалов рассматриваетс  блоком 3 срав- g р ду емкости база-эмиттер транзисто- нени  напр жений и логическим преоб- ра 39 способствует ток нагрузки кол- разователем 8 как незавершенный переходный процесс, в результате чего на первом и втором выходах логическогоThe probe has a high voltage level caused by a logic unit at the output being tested, and a low potential occurs at the Q second terminal of the resistor 17, caused by a low voltage level at the output of the load unit 9. Such a combination of potentials is considered by unit 3 to compare the capacitance of the base-emitter of the voltage transistor and the logical transform 39 contributes to the load current of the chopper 8 as an incomplete transient process, as a result of which the first and second outputs

дового набора и в момент времени t провер емый выход начинает переходит в высокоимпедансное состо ние. При этом прекращаетс  поступление тока в базу транзистора 39. Быстрому перезаIn addition, at the time t, the output being tested begins to transition to a high-impedance state. In this case, the flow of current to the base of the transistor 39 is stopped.

лектор-эмиттер транзистора 39 от блока нагрузки с высоким уровнем напр жени  на выходе. Этим достигаетс Lecturer-emitter of transistor 39 from a load block with a high voltage level at the output. This achieves

преобразовател  8 присутствует код 10,2о быстрый переход транзистора 39 в закоторый открывает электронный ключ 13 и закрьгаает электронный ключ II. В момент времени t,, под воздействием максимально допустимого тока нагрузки уровень сигнала провер емого выхода несколько понижаетс , но дл  исправного выхода он не должен опуститьс  ниже , т.е. ниже уровн , который регистрирует блок 5 сравнени  напр жений . На втором, третьем, четвертом , и первом входах логического преобразовател  20 будет присутствовать код ООП, что дешифрируетс  как качественна  логическа  единица, проверенна  под нагрузкой, и регистрируетс  в момент времени t,4 Проверка сопротивлени  выхода в высокоимпедансном состо нии относительно общей шины. Предположим в исходный момент времени провер емый выход находитс  в состо нии логического нул , при котором транзистор 38 закрыт , а транзистор 39 открыт (фиг.6), блок нагрузки выдает низкий уровень напр жени  (фиг.11). Допустим в момент времени t, на входы объекта диагностировани  подают многоразр дный кодовый набор, которьй создаст на провер емом выходе высокоимпедансное состо ние. Одновременно на вход 7 теста нагрузки подают воздействие, которое создаст на выходе блока нагрузки высокий уровень напр жени . В течение интервала времени блок нагрузки обрабатывает поданное воздействие и после завершени  переходных процессов к моменту времени t,, выдает высокий уровень напр жени  на выходе. Переход из состо ни  логи4875910The converter 8 has a code 10,2 about the fast transition of the transistor 39 to the one that opens the electronic key 13 and closes the electronic key II. At time t ,, under the influence of the maximum permissible load current, the signal level of the output being tested is somewhat reduced, but for a healthy output it should not fall below, i.e. below the level that the voltage comparison unit 5 registers. On the second, third, fourth, and first inputs of the logic converter 20, an OOP code will be present, which is decrypted as a quality logical unit tested under load and recorded at time t, 4 Checking the output impedance in a high impedance state relative to the common bus. Suppose at the initial moment of time the output being tested is in the state of logical zero, at which the transistor 38 is closed, and the transistor 39 is open (Fig. 6), the load unit produces a low voltage level (Fig. 11). Suppose at time t, a multi-digit code set is supplied to the inputs of the diagnostic object, which will create a high-impedance state at the output being checked. At the same time, an input is applied to the input 7 of the load test, which will create a high voltage level at the output of the load block. During the time interval, the load unit processes the applied force and, after the transient processes are completed, by the time t, produces a high level of output voltage. Transition from logs 4875910

ческого нул  в высокоимпедансное сос- то ние заключаетс  в том, что транзистор 39 (фиг.6) из открытого состо ни  пефеходит в закрытое состо ние, а транзистор 38 остаетс  закрытым. В течение интервала времени t,5.-t,g идет обработка поданного на входы объекта диагностировани  многоразр дного g р ду емкости база-эмиттер транзисто- ра 39 способствует ток нагрузки кол- In other words, the casing zero in the high-impedance state is that the transistor 39 (Fig. 6) from the open state pefits to the closed state, and the transistor 38 remains closed. During the time interval t, 5.-t, g, the applied to the inputs of the diagnostic object multi-digit g is processed through the capacitor-base-emitter range of the transistor 39

вat

р ду емкости база-эмиттер транзисто- ра 39 способствует ток нагрузки кол- A number of capacitance base-emitter of the transistor 39 contributes to the load current

дового набора и в момент времени t провер емый выход начинает переходить в высокоимпедансное состо ние. При этом прекращаетс  поступление тока в базу транзистора 39. Быстрому перезар ду емкости база-эмиттер транзисто- ра 39 способствует ток нагрузки кол- In addition, at the time t, the output being tested begins to transition to a high-impedance state. In this case, the current flow to the base of the transistor 39 is stopped. The fast-reloading of the capacitance of the base-emitter of the transistor 39

лектор-эмиттер транзистора 39 от блока нагрузки с высоким уровнем напр жени  на выходе. Этим достигаетс Lecturer-emitter of transistor 39 from a load block with a high voltage level at the output. This achieves

5five

00

5five

00

5five

00

5five

крытое состо ние и, как следствие, повьшение быстродействи  при проверке вьпсодов с трем  устойчивыми состо ни ми . После завершени  переходных процессов потенциал щупа 4 при исправном высокоимпедансном состо нии будет выше потенциала первого вывода резистора 17, что фиксирует блок 15 сравнени  напр жений. На втором, третьем, четвертом и первом входах логического преобразовател  20 будет присутствовать код 0010 соответственно , что дешифрируетс  как качественное сопротивление высокоимпе- i дансного состо ни  относительно об- щеЛ шины и регистрируетс  в момент времени t,,. При некачественном высокоимпедансном состо нии на входах логического преобразовател  20 будет код 1010.the covered state and, as a result, the increase in speed when checking probes with three stable states. Upon completion of the transient processes, the potential of the probe 4 in a healthy high-impedance state will be higher than the potential of the first pin of the resistor 17, which is fixed by the voltage comparison unit 15. The second, third, fourth, and first inputs of the logic converter 20 will contain the code 0010, respectively, which is interpreted as the qualitative impedance of the high-impedance state relative to the common bus and recorded at the time t ,,. If the high-impedance state is of poor quality, the code 1010 will be at the inputs of the logic converter 20.

Проверка сопротивлени  выхода в высокоимпедансном состо нии относительно шины питани . Предположим в исходном состо нии провер емый выход находитс  в логической единице, при которой транзистор 38 (фиг.6) открыт, транзистор 39 закрыт, а блок 9 нагрузки вьщает на выходе высокий уровень напр жени  (фиг.12).Check the output impedance in a high impedance state relative to the power rail. Suppose, in the initial state, the output being tested is in a logical unit in which transistor 38 (Fig. 6) is open, transistor 39 is closed, and load unit 9 causes a high voltage level at the output (Fig. 12).

Допустим в момент времени t на входы объекта диагностировани  подают многоразр дный кодовый набор, который создаст на провер емом выходе высокоимпедансное состо ние. Одновременно на вход 7 теста нагрузки подают воздействие , которое создаст на выходе блока 9 нагрузки низкий уровень напр жени . В течение интервала времени блок 9 нагрузки обрабатываП1348759Let us assume at the moment of time t a multi-digit code set is applied to the inputs of the diagnostic object, which will create a high-impedance state at the output being checked. At the same time, an input is applied to the input 7 of the load test, which will create a low voltage level at the output of the load block 9. During the time interval, block 9 load obrabotchevP1348759

т входное воздействие и после заверени  переходных процессов к моменве на пр гр им об че пе ни то пр смt input effect and after the certification of transient processes by the moment on the program, it is about any other, see

ту времени t вьщает низкий уровень напр жени  на выходе. Переход из состо ни  логической единицы в высоко- импедансное состо ние заключаетс  в том, что транзистор 38 (фиг.б) выходного каскада из открытого состо ни  переходит в закрытое состо ние, а транзистор 39 остаетс  закрытым. В течение интервала времени , идет обработка поданного на входы объекта диагностировани  многоразр дного кодового набора, в момент времени провер емый выход начинает переходит в высокоимпедансное состо ние. При этом прекращаетс  поступление тока в базу транзистора 38. Быстрому перезар ду паразитной емкости база-эмиттер транзистора 38 способствует ток нагрузки коллектор-змиттер транзистора 38 на выход блока нагрузки с низким уровнем напр жени . В момент времени tj J выходной каскад переходит в высокоимпедансное состо ние. Оценку сопротивлени  выхода в высокоимпедан сном состо нии относительно шины питани  провод т при низком значении напр жени  выхода блока 9 нагрузки. При этом во внимание принимаютс  две параллельные цепочки, одну из которы составл ют резистор 12 и закрытый транзистор 38 выходного каскада в вы сокоимпедансном состо нии, а вторую-- резистор 16 и последовательно соединенные резисторы 17 и 18. При сопротивлении закрытого транзистора 38, превьш1ающем минимально установленную норму, потенциал щупа 4 будет ниже потенциала первого вывода резистора 17. Недостаточно высокое сопротивление закрытого транзистора 38 приведет к превышению потенциала щупа 4 над ттотенциалом первого вывода резистора 17, что будет зафиксировано блоком 15 сравнени  напр жений. При исправном высокоимпедансном состо нии на втором, третьем, четвертом и первом входах логического преобразовател  20 будет присутствовать код 100 соответственно, который дешифрируетс  как качественное сопротивление высо- коимпедансного состо ни  относительно шины питани  и регистрируетс  вThat time t causes a low voltage level at the output. The transition from the state of the logical unit to the high impedance state consists in that the transistor 38 (FIG. B) of the output stage goes from the open state to the closed state, and the transistor 39 remains closed. During the time interval, the processing of the multi-bit code set applied to the object of diagnostics is going on, at the moment of time the output being tested begins to turn into a high-impedance state. This stops the flow of current into the base of the transistor 38. The fast reloading of the parasitic capacitance of the base-emitter transistor 38 contributes to the load current of the collector-emitter transistor 38 to the output of the low-voltage load unit. At time tj J, the output stage enters a high-impedance state. The evaluation of the output impedance in a high impedance state relative to the power rail is carried out at a low value of the output voltage of the load unit 9. In this case, two parallel chains are taken into account, one of which is a resistor 12 and a closed transistor 38 of the output stage in a high impedance state, and the second resistor 16 and series-connected resistors 17 and 18. When the resistance of the closed transistor 38 is minimal the established rate, the potential of the probe 4 will be lower than the potential of the first output of the resistor 17. The insufficiently high resistance of the closed transistor 38 will lead to the potential of the probe 4 exceeding the potential of the first output of the resistor 17, h This will be fixed by voltage comparison unit 15. When the high impedance state is in good order, the second, third, fourth and first inputs of the logic converter 20 will contain code 100, respectively, which is interpreted as the qualitative resistance of the high impedance state relative to the power bus and is recorded in

момент времени ttime t

asas

При некачественном высокоимпедансном состо нии на входах логического преобразовател  20 будет код 0001.In the case of a poor-quality high-impedance state, the inputs of the logic converter 20 will be code 0001.

1212

00

5five

00

5five

00

5five

00

5five

OO

5five

Описанные сочетани  состо ний провер емого выхода и уровней напр жени  на выходе блока нагрузки обеспечивают проверку логических уровней под нагрузкой и динамичную проверку высоко- импедансного состо ни  относительно общей шины и шины питани . Другие сочетани  упом нутых событий не обеспечивают полноценной проверки состо ний выходов, но и не дают результатов , отличающихс  от результатов проверки эталонного устройства.Рассмотрим некоторые такие случаи.The described combinations of states of the tested output and voltage levels at the output of the load unit provide verification of logic levels under load and dynamic testing of the high impedance state with respect to the common bus and the power bus. Other combinations of the aforementioned events do not provide a complete check of the states of the outputs, but they also do not give results that differ from the results of the test of the reference device. Consider some such cases.

Переход провер емого выхода в состо ние логической единицы при высоком уровне напр жени  на выходе блока 9 нагрузки. В этом случае зонд ведет себ  так же, как при проверке сопротивлени  высокош.{педансного состо ни  относительно общей шины. Малое сопротивление открытого транзистора 38 (фиг.6) определ ет быстрое завершение переходных процессов.The transition of the test output to the state of a logical unit at a high voltage level at the output of the load unit 9. In this case, the probe behaves in the same way as when checking the resistance of a high speed {pedal state relative to the common tire. The low resistance of the open transistor 38 (Fig. 6) determines the rapid completion of transients.

Переход провер емого выхода из логической единицы в высокоимпедансное состо ние при высоком значении напр жени  на выходе блока 9 нагрузки.Зонд ведет себ  так же, как при проверке сопротивлени  высокоимпедансного состо ни  относительно общей шины. Переходный процесс не форсируетс . Незавершенность переходного процесса на провер емом выходе объекта диагностировани  создает дл  зонда эффект пре-. вьшени  сопротивлением высокоимпедансного состо ни  минимально допустимой нормы, т.е. не искажает результаты проверки эталонного устройства.The transition of the tested output from the logical unit to the high impedance state at a high voltage value at the output of the load unit 9. The probe behaves in the same way as when checking the resistance of the high impedance condition relative to the common bus. The transition process is not forced. The incompleteness of the transient process at the checked output of the diagnostic object creates a pre- effect for the probe. Increasing the resistance of the high-impedance state of the minimum allowable rate, i.e. does not distort the test results of the reference device.

Переход провер емого выхода в состо ние логического нул  при низком уровне напр жени  на выходе блока 9 нагрузки. Логический ноль под нагрузкой не провер етс . Малое сопротугв- ление открытого транзистора 39 (фиг.6) вызывает быстрое завершение переходных процессов на провер емом выходе объекта диагностировани .The transition of the tested output to the logical zero state at a low voltage level at the output of the load unit 9. Logical zero under load is not checked. Low resilience of the open transistor 39 (Fig. 6) causes fast completion of transients at the diagnosed output of the diagnostics object.

Переход провер емого выхода из логического нул  в высокоимпедансное состо ние при низком значении напр жени  на выходе блока 9 нагрузки. Зонд ведет себ  так же, как при проверке , сопротивлени  высокоимпедансного состо ни  относительно шийы пи- тани , но переходный процесс не форсируетс  и состо ние блока 2 сравнени  напр жений зависит от степени завершенности переходного процесса. Дл The transition of the tested output from the logical zero to the high-impedance state at a low voltage value at the output of the load unit 9. The probe behaves in the same way as when testing the resistance of the high-impedance state relative to the supply line, but the transient process is not accelerated and the state of the voltage comparison unit 2 depends on the degree of completeness of the transient process. For

1313

устранени  неоднозначности реакции зонда предназначено соединение входа 7 теста нагрузки с первым входом логического преобразовател  20, которое блокирует в преобразователе 20 сигнал блока 2 сравнени  напр жений при низком значении напр жени  на выходе блока 9 нагрузки. Незавершенность переходного процесса на провер емом выходе объекта диагностировани  создает дл  зонда эффект превышени  сопротивлением высокоимпеданс- ного состо ни  минимально допустимой нормы, т.е. не искажает результаты проверки эталонного устройства.eliminating the ambiguity of the probe's reaction, it is intended to connect the load test input 7 to the first input of the logic converter 20, which blocks the converter 20 signal of the voltage comparison unit 2 at a low voltage value at the output of the load unit 9. The incompleteness of the transient process at the tested output of the object of diagnostics creates for the probe the effect of exceeding the resistance of the high-impedance state of the minimum permissible rate, i.e. does not distort the test results of the reference device.

Claims (1)

Формула изобретени Invention Formula Зонд дл  проверки сигналов цифровых микросхем, содержащий первый резистор , индикатор, щуп, первый логический преобразователь, три блока сравнени  напр жений, два регулируемых источника опорного напр жени , первый из которых соединен выходом с первым входом первого блока сравнени  напр жений, второй вход которого соединен со щупом и первым входом второго блока сравнени  напр жений, с первым входом третьего блока сравнени  напр жений, второй вход которого соединен с выходом второго регилуремого источника опорного напр жени , первый вьшод первого резистора соединен с клеммой дл  подключени  источника напр жени , первый логический преобразователь соединен первым входом с выходом второго блока сравнени  на- пр женн}, вторым входом - с выходом первого блока сравнени  напр жений, третьим входом - с выходом третьего блока сравнени  напр жений, выходы первого логического преобразовател  соед гаены с входами индикатора, отличающийс  тем, что, с целью расширени  функциональных возможностей и повышени  быстродействи , в него введены второй, третий, чет 3А8759A probe for checking digital microcircuit signals containing a first resistor, an indicator, a probe, a first logic converter, three voltage comparison blocks, two adjustable reference voltage sources, the first of which is connected to the first input of the first voltage comparison block, the second input of which is connected with the probe and the first input of the second voltage comparison unit, with the first input of the third voltage comparison unit, the second input of which is connected to the output of the second regulated source of the reference voltage, the first The output of the first resistor is connected to a terminal for connecting a voltage source, the first logic converter is connected to the first input to the output of the second voltage comparison unit}, the second input to the output of the first voltage comparison unit, and the third input to the output of the third voltage comparison unit , the outputs of the first logic converter are connected to the inputs of the indicator, characterized in that, in order to expand the functionality and increase the speed, the second, third, even 3А8759 are entered into it вертый.true. 1414 10ten 1515 2020 2525 30thirty 4040 455455 п тыи, шестой и седьмои резисторы , два электронных ключа, блок нагрузки, четвертый блок сравнени  напр жений, второй логический преобразователь , вход теста нагрузки зонда , соединенный с первым входом второго логического преобразовател ,с четвертым входом первого логического пр еобразовател , с первым входом блока нагрузки, первый выход которого соединен с входом первого электронного ключа, с первым выводом второго резистора, с первым выводом третьего резистора, с первым выводом четвертого резистора, второй вывод третьего ре;зистора соединен с вторым входом второго блока сравнени  напр жений и с первым выводом п того резистора, второй вывод которого через шестой резистор соединен с общей шиной, че- Р€;З первый резистор соединен с шиной питани , а непосредственно соединен с первым входом четвертого блока г сравнени  напр жений, второй вход которого соединен со щупом, а пр мой и инверсный выходы соединены соответственно с вторым и третьим входами второго логического преобразовател , четвертьш вход которого соединен с вторым выходом блока нагрузки, второй вход которого соединен с первым выходом второго логического преобразовател  и с входом управлени  первого электронного ключа, третий вход блока нагрузки соединен с вторым выходом второго логического преобразовател  и с входом управлени  второго электронного ключа, выход которого соединен с вторым выводом четвертого резистора, вход второго электронного ключа через седьмой резистор соединен с выходом первого электронного ключа, а непосредственно соединен с первым входом второго блока сравнени  напр жений, логические выходы зонда соединены с выходами первого логического преобразовател , второй вывод второго резистора соединен со щупом.five, sixth and seventh resistors, two electronic switches, a load unit, a fourth voltage comparison unit, a second logic converter, a probe load test input connected to the first input of the second logic converter, to the fourth input of the first logic converter, to the first input of the unit load, the first output of which is connected to the input of the first electronic switch, with the first output of the second resistor, with the first output of the third resistor, with the first output of the fourth resistor, the second output of the third D; connected to the second input of the second voltage comparison unit and to the first output of the fifth resistor, the second output of which is connected to the common bus through the sixth resistor, and the first resistor is connected to the power bus and directly connected to the first input of the fourth block g voltage comparison, the second input of which is connected to the probe, and the direct and inverse outputs are connected respectively to the second and third inputs of the second logic converter, the quarter input of which is connected to the second output of the load unit, the second input cat connected to the first output of the second logic converter and to the control input of the first electronic switch; the resistor is connected to the output of the first electronic key, and is directly connected to the first input of the second voltage comparison unit, the logical outputs of the probe are connected outputs the first logic converter, a second terminal of the second resistor connected to the probe. Фиг. 3FIG. 3 фаз. 2phases. 2 J(J ( FF |.|. Фив. Thebes. пP Фиг. 6FIG. 6 Фиг. 5FIG. five пP noffcnoffc tftf Фие. 7Phie. 7 г t3 t , t s g t3 t, t s I I I I jI I I I j t .t. I II I .... -J-i 1 I-J-i 1 I I 2  I 2 T T 1-JU-1-ju- Г- - lG- - l jj I I I I I I rz--jiz--4t l:3rz - jiz - 4t l: 3 T T t7 f-e t3t7 f-e t3 с.1p.1 C/7IC / 7I f// f7 f // f7 00 «pi/e. 5“Pi / e. five tfOtfO ;j; j ff Фиг. ЮFIG. YU 5 trs ii7 tfa -f5 trs ii7 tfa -f f/7f / 7 HUHHUH /5/five Фи.11Fi.11 tx f1 t22 t23tx f1 t22 t23 nn tf.tf. AfOATAfoat tlStlS Фиг. 12FIG. 12 Редактор Ю.СередаEditor Y. Sereda Составитель А. Коробков Техред Л.СердюковаCompiled by A. Korobkov Tehred L. Serdyukova Заказ 5186/45 Тираж 729ПодписноеOrder 5186/45 Circulation 729 Subscription ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4 Корректор Л.ПатанProofreader L. Patan