SU1343422A1 - Device for simulating the queueing systems - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  моделировани  замкнутых систем массового обслуживани  с конечным числом однородных источников за вок, имеющих буферные пам ти. Цель изобретени  - расширение функциональных возможностей устройства за счет моделировани  систем массового обслуживани  с дисциплиной одиночной диспетчеризации в пор дке очереди. Устройство содержит источники 1 за вок , каждый из которых состоит из . первого злемента И 2, блока 3 сдвига , элемента ИПИ-НЕ 4, реверсивного счетчика 5, второго элемента И 6, триггера 7, генератора 8 импульсов за вок. В состав устройства также вход т формирователь 9 сигналов разрешени  обслуживани , М групп 10 элементов И, элемент ИЛИ II, блок 12 опроса, блок 13 анализа очередей, генератор 14 тактовых импульсов. 4 ил. ю (ЛThe invention relates to computing and can be used to model closed queuing systems with a finite number of homogeneous source sources having buffer memories. The purpose of the invention is to enhance the functionality of the device by simulating queuing systems with a single dispatch discipline in the order of the queue. The device contains sources 1 of the claim, each of which consists of. the first element I 2, block 3 of the shift, the element IPI-HE 4, the reversing counter 5, the second element I 6, the trigger 7, the generator 8 pulses of the input. The device also includes a shaper 9 of service resolution signals, M groups of 10 AND elements, an OR II element, a polling unit 12, a queue analysis unit 13, a 14 clock pulse generator. 4 il. yu (L

Description

Изобретение относитс  к вычислительной .технике и может быть использовано дл  моделировани  процессов в системах массового обслуживани  (СМО).The invention relates to computing technology and can be used to simulate processes in queuing systems (QS).

Цель изобретени  - расширение функциональных возможностей устройства за счет моделировани  систем массового обслуживани  с дисциплиной одиночной диспетчеризации в пор дкеThe purpose of the invention is to expand the functionality of the device by simulating queuing systems with a single dispatch discipline in order

очереди .the queue.

На фиг. изображена структурна  схема устройства; на фиг.2 - структурна  схема блока сдвига; на фиг.З- функциональна  схема блока опроса; на фиг.4 - структурна  схема блока анализа очередей.FIG. shows a block diagram of the device; figure 2 - structural diagram of the shift unit; FIG. 3 is a functional diagram of a polling unit; figure 4 - structural diagram of the block of analysis of queues.

Устройство (фиг.1) содержит М однородных источников 1 за вок, состо  щих из первого элемента И 2, блока 3 сдвига, элемента И-НЕ 4, реверсивного счетчика 5, второго элемента И 6, триггера 7, генератора 8 импульсов за вок. Кроме того, устройство содер жит формирователь 9 сигналов разрешени  опроса, М групп 10 элементов И, элемент ИЛИ II, блок 12 опроса, блок 13 анализа очередей, генератор 14 тактовых импульсов. Блоки 3 сдвига каждого источника за вок предназначены дл  имитации общей очереди системы . Так как поступление за вок от источников в общую очередь разделено во времени, то, в целом, данную очередь можно представить в виде совокупности отдельных очередей, принадлежащих каждому источнику (т.е. блоков 3 сдвига),The device (figure 1) contains M homogeneous sources 1 application, consisting of the first element And 2, block 3 shift, the element AND-NOT 4, the reversible counter 5, the second element And 6, the trigger 7, the generator 8 pulses of the component. In addition, the device contains the polling resolution generator 9, M groups of 10 AND elements, OR II element, polling block 12, queue analysis block 13, and 14 clock pulses. Blocks 3 of the shift of each source of the order are designed to simulate a common system queue. Since the receipt of a quota from sources into a common queue is divided in time, then, in general, this queue can be represented as a set of separate queues belonging to each source (i.e., blocks 3 of the shift)

Блок 3 сдвига состоит из узлов 15-17 и элемента ИЛИ 18. Узел 15 выполн ет функцию гашени  логической I в приоритетном разр де регистра сдвига, без изменени  состо ни  остальных разр дов. Этот узел имитирует исключение за вки, поступившей на обслуживание из общей очереди системы .The shift unit 3 consists of nodes 15-17 and an OR element 18. Node 15 performs the function of extinguishing the logical I in the priority register bit of the shift register, without changing the state of the remaining bits. This node simulates the exception of the application received for service from the general queue of the system.

Узел 16 представл ет собой стандартный двунаправленный регистр сдви га с последовательным (если на входе VI по;иерживаетс  логический О, а на V2 - логическа  1) и параллельным (на VI и V2 логическа  1) занесением информации.Node 16 is a standard bidirectional shift register with a sequential (if logical O is at input VI; logical O is on, and logical 1 is at V2) and parallel (logical 1 is at VI and V2).

Узел 17 предназначен дл  определени  приоритетного разр да стандартного регистра по принципу первый пришел - первый обслужен. ПриоритетNode 17 is designed to determine the priority bit of a standard register on the principle of first come - first served. A priority

ным разр дом считаетс  первый старший , разр д, в котором находитс  1. Разр дность регистра дохгана выбиратьс  в зависимости от среднего времени требовани  за вки в очереди. Такое условие необходимо дл  того, чтобы за вки, принадлежащие источнику , не тер лись из очереди в ре0The first bit is considered to be the bit, the bit in which it is 1. The dohgan's register size is selected depending on the average time of the demand in the queue. Such a condition is necessary so that the applications belonging to the source are not lost from the queue in pe

00

5 five

0 5 0 5

Q Q

зультате последовательных сдвигов в регистре. В устройстве разр дность вз та равной 8.The result of successive shifts in the register. In the device, the bit width is equal to 8.

Реверсивный счетчик 5 предназначен дл  подсчета за вок от каждого источника в системе, т.е. в очереди и на обслуживание, с целью имитации состо ний буферной пам ти этого источника . Разр дность счетчика определ етс  двоичным числом, равным максимальному количеству за вок, которое может поступить в систему от одного источника. Так как это количество в устройстве равно 3 (буферна  пам ть каждого источника вз та с емкостью 3  чейки), а двоичное число будет 11. то разр дность счетчика равна 2. Если содержимое счетчика 5 меньше 3, следовательно, в буферной пам ти соответствующего источника есть обслуженные за вки и генератор 8 может с определенной частотой вьщавать за вки в систему. Если содержимое равно 3, то, соответственно, буферна  пам ть источника пуста и элементы 2 5 и 4 запрещают работу генератора 8.The reversible counter 5 is designed to count the requests from each source in the system, i.e. in the queue and service, in order to simulate the states of the buffer memory of this source. The counter size is determined by a binary number equal to the maximum number of applications that can enter the system from a single source. Since this number in the device is 3 (the buffer memory of each source is taken with a capacity of 3 cells), and the binary number will be 11. then the counter size is 2. If the contents of counter 5 are less than 3, therefore, in the buffer memory of the corresponding source there are serviced applications and generator 8 may, with a certain frequency, bring applications into the system. If the content is 3, then, respectively, the source buffer memory is empty and elements 2 5 and 4 prohibit the operation of generator 8.

Блок 12 опроса (фиг.3) предназначен дл  выполнени  опроса состо ний разр дов стандартных регистров блоков 3 сдвига. Блок 12 опроса содер- 0 жит вход 19, триггер 20, элемент 21 задержки, элемент ИЛИ 22 и группу элементов 23 задержки.Interrogation unit 12 (FIG. 3) is intended for interrogating the states of bits of standard registers of shift units 3. Interrogation unit 12 contains input 19, trigger 20, delay element 21, element OR 22, and a group of delay elements 23.

Структурна  схема блока 13 анализа очередей приведена на фиг.4. Этот 5 блок предназначен дл  определени  одного из регистров блоков 3 сдвига, в котором логическа  1 (за вка) находитс  в старшем по сравнению с другими регистрами разр де.The block diagram of the block 13 analysis of queues is shown in figure 4. This 5 block is intended to determine one of the registers of the 3 shift blocks, in which the logical 1 (application) is in the higher order than the other registers of the discharge.

Так как импульсы-за вки поступают от источников в очереди в различные моменты времени, то, соответственно, единицы в регистрах наход тс  в разных разр дах.Since impulses for quotes come from sources in the queue at different points in time, respectively, the units in the registers are in different bits.

Выбором тактовой частоты генератора 14 обеспечиваетс  исключение попадани  сигналов генераторов 8 в разных источниках за вок в один и тот же разр д блока сдвига. В резуль5By selecting the clock frequency of the generator 14, it is ensured that the signals of the generators 8 in different sources are not in the same bit of the shift block. As a result

3131

тате последовательных сдвигов в одном из регистров импульс-за вка, поступивша  раньше других в очередь, будет , располагатьс  в более старшем разр де по сравнению с другими за вками .In the case of consecutive shifts in one of the registers, impulse-for-VCA, arriving earlier than the others in the queue, will be located in a higher order than in other applications.

Таким образом, с помощью М очередей (регистров) источников за вок и блока 13 анализа очередей имитируетс  обща  очередь системы и идентифицируетс  за вка, вошедша  раньше других в эту очередь и требующа  первоочередного обслуживани .Thus, with the help of M queues (registers) of the sources of the quota and block 13 of the analysis of queues, the general queue of the system is simulated and the application is identified that entered before the others in this queue and requires priority service.

Блок 13 анализа очередей содержит группу элементов И 24, узлы 25 анализа информации, состо щие из элементов ИЛИ 26 и групп элементов И 27, узлы 28 анализа разр дов, состо щих из элемента ИЛИ-НЕ 29 и групп элементов И 30.The queue analysis block 13 contains an AND 24 group of elements, information analysis nodes 25 consisting of OR 26 elements and AND 27 element groups, bit analysis nodes 28 consisting of an OR-NO 29 element and AND 30 element groups.

Узлы 25 предназначены соответственно дл  определени  регистра, а также разр да в этом регистре (анализ осуществл етс  с самого старшего восьмого разр да, т.е. с узла 1), в котором находитс  перва  по счету, начина  с восьмого разр да, логическа  1.Nodes 25 are designed respectively to determine the register as well as the bit in this register (the analysis is carried out from the most senior eighth bit, i.e. from node 1) in which the first one is in the account, starting from the eighth bit, logical 1 .

Узлы 28 предназначены дл  блокировки логических 1, по вившихс  при анализе младших разр дов-регистров , если в каком-то старшем разр де какого-то регистра вы влена 1, т.е данньй узел выдает 1 только на оди из входов и только в один из М элементов ИЛИ.Nodes 28 are designed to block logical 1, which appeared in the analysis of lower-order registers, if 1 was detected in some higher-order register, that is, this node issues 1 only to one of the inputs and only one from M elements OR.

В состав блоков сдвига вход т также элементы 31 задержки, элементы И 32, элементы ИЛИ 33, элементы НЕ 34.The shift blocks also include delay elements 31, elements AND 32, elements OR 33, elements NOT 34.

Устройство работает следующим образом .The device works as follows.

С выхода генератора 8 импульсов за вок на вход блока 3 сдвига через элемент И 2 поступают импульсы-за вки , имитирующие входной поток за вок (фиг.1) от первого источника (аналогично это происходит и в других источниках ) . По положительному перепаду тактового импульса от генератора, поступающему на вход блока 3 сдвига, в нем осуществл етс  режим последовательного занесени  информации со сдвигом вправо, так как в начальный момент работы устройства на входе VI (фиг.2) находитс  логический О (в блоке 12 опроса на выходе триггера 20 поддерживаетс  О).From the generator output 8 impulses to the input of the shift unit 3, impulses are received through the And 2 element, imitating the input flow of the application (Fig. 1) from the first source (similarly to other sources). According to the positive differential of the clock pulse from the generator, which enters the input of the 3 shift block, it carries out the mode of sequential recording of information with a shift to the right, since at the initial moment of the device operation at the input VI (Fig.2) there is a logical O (in the polling block 12 at the output of the trigger 20, O) is supported.

Б реверсивном счетчике 5 регистрируютс  поступившие в систему за вки . Если их количество равно емкостиA reversible counter 5 records applications received into the system. If their number is equal to the capacity

буферной пам ти источника, элементы 4 и 2 запрещают вход за вок в систему . Таким образом, имитируетс  аварийна  ситуаци  просто  источника, когда его буферна  пам ть свободна. Одновременно на запускающий вход приходит сигнал о разрешении опроса (в дальнейшем, сигнал об окончании обслуживани  за вки и разрешени  следующего опроса). Этот сигнал по при5 ходу тактового импульса проходит формирователь 9 сигналов разрешени  оп- - роса и запускает блок 12 опроса и блок 13 анализа очередей. Блок 12 опроса выдает логическую 1source buffer memory, items 4 and 2 prohibit logging in to the system. Thus, the emergency situation of a source is simulated when its buffer memory is free. At the same time, a signal is received on the trigger input about the resolution of the poll (hereinafter, the signal about the end of service of the application and the resolution of the next poll). This signal at the time of the clock pulse passes the generator 9 of the resolution resolution signals and starts the polling unit 12 and the queuing analysis unit 13. Block 12 of the survey produces a logical 1

0 на входы VI блоков 3 сдвига0 to the inputs of blocks VI 3 shift

(срабатывает триггер 20) и на первые входы элементов И всех групп 10 элементов И.(trigger 20 is triggered) and to the first inputs of the elements And all groups of 10 elements I.

При поступлении сигнала о разреше5 НИИ опроса в блок 13 анализа очередей (фиг.4) узлы 25 принимают информацию из разр дов-регистров блоков 3 сдвига в виде последовательностей нулей и единиц. В этих узлах, начина  с первого, производитс  определение регистра блока 3 сдвига, содержащего единицу в первом старшем разр де. При обнаружении ее в каком- то старшем разр деWhen a signal is received about the resolution of the research institute in the queuing analysis block 13 (figure 4), the nodes 25 receive information from the bits-registers of the shift blocks 3 in the form of sequences of zeros and ones. In these nodes, beginning with the first, the register of the shift block 3 is made, containing one in the first most significant order. If it is found in some higher-order de

00

5five

00

5five

00

5five

какого-то регистра сдвига узлы 28 блокируют все единицы , поступившие из младших (по сравнению с найденным разр дом) разр дов выбранного и всех остальных регистров сдвига. В результате работы блока 13 на одном из выходов сформируетс  единица, а на остальных - нули, которые поступ т на вторые входы элементов И соответствующих групп 10. Таким образом, сигналы опроса с информационных выходов блока 12 опроса пройдут через элементы И. той группы 10, котора  подключена к входам блока 3 сдвига, имеющего ранее найденный регистр. На выходах элементов И остальных групп 10 будут сформированы уровни логического нул .some shift register nodes 28 block all units received from the lower (compared with the found bit) bits of the selected and all other shift registers. As a result of the operation of block 13, a unit is formed at one of the outputs, and zeros on the others, which arrive at the second inputs of elements AND of the corresponding groups 10. Thus, the polling signals from the information outputs of the poll 12 will pass through the elements I. of that group 10, which is connected to the inputs of the block 3 shift, having previously found the register. The outputs of the elements And the other groups of 10 will be formed levels of logical zero.

При поступлении сигналов опроса на входы блока сдвига (фиг.2) содержимое выбранного регистра считываетс  в узлы 15 и 17, в результате чего - на обслуживание поступает единица из ранее определенного разр да (эта единица подаетс  на элемент ИПИ 1 1 и триггер 7). В этот же момент даннал за вка исключаетс  из очереди (узел 15. производит гашение 1 в выбранном разр де и заносит информацию в параллельном коде через входы Д1 и Д8 в регистр, так как на входе VI поддерживаетс  1).When polling signals arrive at the inputs of the shift block (Fig. 2), the contents of the selected register are read into nodes 15 and 17, as a result of which a unit from a previously defined bit is received for service (this unit is fed to the IPI 1 1 and trigger 7 elements). At the same time, this application is excluded from the queue (node 15. performs blanking 1 in the selected bit and writes information in the parallel code through inputs D1 and D8 to the register, since input VI is supported 1).

Во всех остальных блоках сдвига информаци  в регистрах не измен етс  и на соответствующих входах элемента ИЛИ 11 и триггеров 7 будут логические нули. Таким образом, на обслуживание поступит за вка, раньше всех вошедша  в систему, т.е. обслуживание производитс  в пор дке поступлени  в общую очередь.In all other shift blocks, the information in the registers does not change and there will be logical zeros at the corresponding inputs of the element OR 11 and the flip-flops 7. Thus, the service will go to the application, which is the first to log in, i.e. maintenance is performed in the order of arrival in the common queue.

По окончании обслуживани  за вки на запускающем входе по витс  сигнал о разрешении следующего опроса и описанный цикл работы устройства возобновл етс . По окончании каждого опроса блок 12 выдает логический нуль на входы блоков 3 сдвига. В результате этого по приходу очередного тактового импульса в них может осуществл тьс  режим последовательного занесени  за вок от генераторов 8 в регистры блоков 3 сдвига при условии незаполненности соответствующих реверсивных счетчиков 5,At the end of the service application at the triggering input, a signal is issued on the resolution of the next survey and the described operation cycle of the device is resumed. At the end of each survey, block 12 outputs a logical zero to the inputs of blocks 3 shift. As a result, after the arrival of the next clock pulse, they can be sequentially recorded from the generators 8 into the registers of the 3 shift blocks, provided that the corresponding reversible counters 5 are not filled,

Триггеры 7 и элементы PI 6, имеющиес  в каждом источнике за вок, предназначены дл  распознавани  принадлежности обслуживаег-1ых за вок этим источником.Triggers 7 and PI 6 elements, available in each source of the application, are designed to recognize the origin of service requests from this source.

Таким образом, устройство позвол ет моделировать функционирование замкнутых СМО с конечным числом однородных источников, имеющих буферные пам ти и обслуживаемых в соответствии IIThus, the device allows simulating the operation of closed QS with a finite number of homogeneous sources having buffer memories and serviced in accordance with II.

с дисциплиной диспетчеризации ,with dispatch discipline,

Claims (1)

в пор дке очереди Формула изобретени in the order of a queue Устройство дл  моделировани  систем массового обслуживани , содержащее генератор тактовых импульсов, блок опроса, формирователь сигналов разрешени  опроса, М групп элементов И, элемент ИЛИ, М источников за вок, каждый из которых содержит блок сдвига, генератор импульсов за вок , элемент И-НЕ, два элемента И, триггер и реверсивный счетчик, разр дные выходы которого подключены соответственно к входам элемента И- НЕ, выход которого подключен к первому входу первого элемента И, второй вход которого подключен к выходу генератора импульсов за вок, а выход первого элемента И соединен с информационным входом блока сдвига, выход первого разр да которого соединен с суммирующим входом реверсивного счет- чиКа, вычитающий вход которого подключен к выходу второго элемента И иA device for simulating queuing systems comprising a clock pulse generator, a polling unit, a polling resolution signal generator, M groups of AND elements, an OR element, M input sources, each of which contains a shift unit, a generator of impulses, AND NAND element, two elements AND, trigger and reversible counter, the discharge outputs of which are connected respectively to the inputs of the element AND- NOT, the output of which is connected to the first input of the first element AND, the second input of which is connected to the output of the pulse generator a wok, while the output of the first AND element is connected to the data input of the shift unit, an output of the first discharge which is connected to the summing input of the reversible counters Chick subtracting input of which is connected to the output of the second AND gate and нулевому входу триггера, инверсный выход которого соединен с первым входом второго элемента И, информационный выход блока сдвига соединен с единичным входом триггера и соответ5 ствующим входом элемента ИЛИ устройства , выход которого  вл етс  информационным выходом устройства, вторые входы вторых элементов И всех источников за вок объединены,  вл ютс the zero input of the trigger, the inverse output of which is connected to the first input of the second element AND, the information output of the shift unit is connected to the single input of the trigger and the corresponding input of the element OR device whose output is the information output of the device, the second inputs of the second elements And all sources are wok Are 0 входом запуска устройства и соедине- ны с входом запуска формировател  сигнала разрешени  опроса, тактовый вход которого подключен к первому выходу генератора тактовых импульсов,0 by the device start input and connected to the trigger input of the polling resolution generator, the clock input of which is connected to the first output of the clock generator, 5 а выход - к входу запуска блока опроса , выход которого соединен с входом разрешени  параллельной записи информации всех блоков сдвига, тактовые входы которых подключены соответст0 венно к выходам группы генератора так товых импульсов, К-й информационный выход группы -блока опроса (К 1, М) соединен с первыми входами К-х элементов И всех групп элементов И устройства, выходы элементов И К-й группы подключены соответственно к разр дным входам блока сдвига К-го источника за вок, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет моделировани  систем массового обслуживани  с дисциплиной одиночной диспетчеризации в пор дке очереди, оно дополнительно содержит5 and the output to the trigger input of the polling unit, the output of which is connected to the enable input of the parallel recording of information of all the shift blocks, the clock inputs of which are connected respectively to the outputs of the group of the generator of time pulses, the Kth information output of the group of the polling unit (K 1, M) is connected to the first inputs of Kx elements AND of all groups of elements AND device, the outputs of elements AND of the Kth group are connected respectively to the bit inputs of the shift block of the Kth source of the quota, characterized in that, in order to expand the functional possibilities by simulating queuing systems with a single dispatch discipline in the order of the queue, it additionally contains g блок анализа очередей, состо щий из группы элементов ИЛИ, N узлов анализа информации, где N - число разр дов блока сдвига, и (N - I) узлов анализа разр дов, каждый узел анализа информации содержит М элементов ИЛИ и М групп элементов И по N элементов И в каждой группе, причем первые входы элементов И К-й группы всех узлов анализа информации подключены соответственно к разр дным выходам блока сдвига К-го источника за вок , в каждом узле анализа информации выходы элементов И К-й группы соединены с входами К-го элементаg is a queue analysis block consisting of a group of OR elements, N information analysis nodes, where N is the number of bits of the shift block, and (N - I) bit analysis nodes, each information analysis node contains M OR elements and M AND groups of elements N elements AND in each group, the first inputs of elements AND of the K-th group of all information analysis nodes are connected respectively to the bit outputs of the shift block of the K-th source order, in each information analysis node the outputs of the elements of the K-th group are connected to the inputs of the Kth element 5five 00 ОABOUT 5five 1one ИЛИ этого же узла анализа информаци вторые входы К-х элементов И всех групп элементов И К-го узла анализа информации объединены и подключены к выходу формировател  сигналов разрешени  опроса устройства, а выход К-го элемента И в каждой группе элементов И К-го узла анализа информации соединен с вторыми входами эле- ментов И своей группы, i-й узел анализа разр дов (i 1, N - I) содержит элемент ИЛИ-НЕ и (N - i) групп элементов И по М элементов И в каж OR of the same information analysis node, the second inputs of Kx elements AND of all groups of elements AND of the K-th information analysis node are combined and connected to the output of the device to allow the device to poll the device, and the output of the K-th element AND in each group of elements of the K-th node information analysis is connected to the second inputs of the AND elements of its group, the i-th node of the analysis of the bits (i 1, N - I) contains the element OR-NOT and (N - i) groups of elements AND by M elements AND in each дой группе, в каждом узле анализа разр дов выход элемента ИЛИ-НЕ подключен к первым входам всех элементов И всех групп своего узла анализа разр дов, входы элемента ИЛИ-НЕ пер- вого узла анализа разр дов подключе- ны соответственно к выходам элементов ШШ первого узла анализа информации , а входы элемента ИЛИ-НЕ j-ro узла анализа разр дов (j 2, N - 1)To each group, at each node of the bit analysis, the output of the OR element is NOT connected to the first inputs of all elements AND all groups of its bit analysis node; the inputs of the OR-NOT element of the first bit analysis node are connected respectively to the outputs of the SHSh elements of the first an information analysis node, and the inputs of the OR-NOT element are the j-ro bit analysis node (j 2, N - 1) подключены соответственно к выходам элементов И.первой группы (j - 1)-го узла анализа разр дов, вторые входы элементов И i-й группы первого узла анализа разр дов подключены соответственно к выходам элементов ШШ (i + 1)-го узла анализа информации, вторые входы элементов И (j - 1)-и группы j-ro узла анализа разр дов подключены соответственно к выходам элементов И j-й группы (j - 1)-го узла анализа разр дов, выход К-го элемента ИЛИ первого узла анализа информации соединен с первым входом К-го элемента ИЛИ группы блока анализа очередей, выход К-го элемента И первой группы i-ro узла анализа разр дов соединен с (i + 1)-м входом К-го элемента ИЛИ группы блока анализа очередей, а выход К-го элемента ИЛИ группы блока анализа очередей соединен с вторыми входами элементов И К-й группы устройства.connected respectively to the outputs of the elements of the first group of (j - 1) -th bit analysis node, the second inputs of the elements of the i-th group of the first bit analysis node are connected respectively to the outputs of the SHSh elements of the (i + 1) -th information analysis node , the second inputs of the elements AND (j - 1) -and groups of the j-ro of the bit analysis node are connected respectively to the outputs of the elements of the AND j-th group (j - 1) of the bit analysis node, the output of the K-th element OR of the first node information analysis connected to the first input of the K-th element OR group of the block of analysis of queues, the output of the K-th element AND the first group of the i-ro analysis node of the bits is connected to the (i + 1) -th input of the K-th element OR group of the block of analysis of queues, and the output of the K-th element OR of the group of block of analysis of queues is connected to the second inputs of the elements of the K-th group devices. к блоку5 1 (6шу7,Нto block5 1 (6шу7, Н 19nineteen к группам 10to groups of 10 Редактор С.ПекарьEditor S.Pekar Составитель В.ФукаловCompiled by V.Fukalov Техред М.Дидык Корректор С.Черни Tehred M. Didyk Proofreader S. Cherni „Заказ 4825/.50Тираж 672Подписное“Order 4825 / .50 Circulation 672 Subscription БНИИПИ Государственного комитета СССРBNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4 Н блокам JH blocks J // ww 1 one 2/2 / СбросReset