SU1334366A1 - Low-frequency digital filter - Google Patents
Low-frequency digital filter Download PDFInfo
- Publication number
- SU1334366A1 SU1334366A1 SU864049355A SU4049355A SU1334366A1 SU 1334366 A1 SU1334366 A1 SU 1334366A1 SU 864049355 A SU864049355 A SU 864049355A SU 4049355 A SU4049355 A SU 4049355A SU 1334366 A1 SU1334366 A1 SU 1334366A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- input
- output
- low
- multipliers
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к радио-, технике. Цель изобретени - упрощение технической реализации путем использовани умножителей с коэффициентами умножени меньше единицы и упрощени регулировки частоты среза, фильтр содержит умножители 1 и 2, сумматоры 3-7 и элементы задержки 8 и 9. Цель достигаетс введением сумматора 5 и умножител 1, с помощью которых осуществл етс сложение проинвертированных новых отсчетов входного сигнала с отсчетами, хран щимис в элементе - задержки 8, и взвешивание этого результата сложени . 1 ил. (Л с Вход SoMOff 00 СлЭ о;: Со Од 0The invention relates to radio, technology. The purpose of the invention is to simplify the technical implementation by using multipliers with multipliers less than one and simplifying adjusting the cutoff frequency, the filter contains multipliers 1 and 2, adders 3-7 and delay elements 8 and 9. The goal is achieved by introducing adder 5 and multiplier 1, with which The addition of the inverted new samples of the input signal with the samples stored in the element — Delay 8 — is carried out, and the result of this addition is weighed. 1 il. (L with Log SoMOff 00 SlaE about ;: Co od 0
Description
Изобретение относитс к радиотехнике и может быть использовано дл обработки сигналов, задаваемых циф- .ровым кодом.The invention relates to radio engineering and can be used to process signals defined by a digital code.
Цель изобретени - упрощение технической реализации путем использовани умножителей с коэффициента- ми умножени меньше единицы и упрощени регулировки частоты среза. The purpose of the invention is to simplify the technical implementation by using multipliers with multipliers less than one and simplifying adjustment of the cutoff frequency.
На чертеже представлена электри- ческа структурна схема цифрового фильтра нижних частот.The drawing shows an electrical block diagram of a digital low-pass filter.
Цифровой фильтр нижних частот содержит второй и первый умножители 1 и 2, третий, четвертый, п тый, второй и первый сумматоры 3-7, первый и второй элементы 8 и 9 задержкиDigital lowpass filter contains the second and first multipliers 1 and 2, the third, fourth, fifth, second and first adders 3-7, the first and second elements 8 and 9 of the delay
Цифровой фильтр нижних частот работает следующим образом.Digital lowpass filter works as follows.
Отсчеты входного сигнала поступают на первый вход п того сумматора 5, с выхода которого они поступают на вход второго умножител 1. Затем отсчеты входного сигьала и отсчеты, взвешенные во втором умножителе 1, поступают на входы первого сумматора 7. Просуммированные в первом сумматоре 7 отсчеты поступают на вход второго сумматора 6. Просуммированные и вновь взвешенные в первом умг- ножителе 2 отсчеты поступают на входы третьего сумматора 3, Значение отсчетов сигнала на выходе третьего сумматора 3 записьшаетс в первом элементе 8 задержки. Эти отсчеты взвешиваютс во втором умножителе 1 и с выхода первого сумматора 7 поступают на вход второго сумматора 6, с выхода которого они поступают в первый умножитель 2. Вновь взвешенные отсчеты в первом умножителе 2 и отсчеты , взвешенные во втором умножителе 1, склсодываютс в третьем сумматоре 3.The input signal samples arrive at the first input of the first adder 5, from the output of which they are fed to the input of the second multiplier 1. Then the input signal samples and the samples weighted in the second multiplier 1 are fed to the inputs of the first adder 7. The counts summed up in the first adder 7 are received to the input of the second adder 6. The counts summed up and reweighted in the first mixer 2 are fed to the inputs of the third adder 3. The value of the counts of the signal at the output of the third adder 3 is recorded in the first delay element 8. These samples are weighted in the second multiplier 1 and from the output of the first adder 7 are fed to the input of the second adder 6, from the output of which they go to the first multiplier 2. The newly weighted samples in the first multiplier 2 and the counts weighted in the second multiplier 1 are skewed in the third adder 3
В четвертом сумматоре 4 происходит сложение отсчетов, поступаюш;1-1х с выхода третьего сумматора 3, с удвоенным значение отсчетов сигнала, хран щихс в первом элементе 8 за- держки. Результат сложени записьта етс во второй элемент 9 задержки. С выхода второго сумматора. 6 проин- вертированные отсчеты сигнала, хран щиес во втором элементе 9 задержки , поступают на вход первого умножител 2, где производитс их умножение на соответствукнций коэффициент умножени . Затем отсчеты с выхода третьего сумматора 3 поступают на вход четвертого сумматора 4, где складываютс с отсчетами сигнала, хран щимис во втором элементе 9 .In the fourth adder 4, the counts are added, received 1-1x from the output of the third adder 3, with doubled the value of the signal counts stored in the first delay element 8. The result of the addition is recorded in the second delay element 9. From the output of the second adder. 6, the inverted signal samples stored in the second delay element 9 are fed to the input of the first multiplier 2, where they are multiplied by the corresponding multiplication factor. Then, the samples from the output of the third adder 3 are fed to the input of the fourth adder 4, where they are added to the signal samples stored in the second element 9.
задержки. Результат сложени записываетс в первом элементе 8 задержки, а отсчеты сигнала, хран щиес в нем ранее, перезаписываютс во второйdelays. The result of the addition is recorded in the first delay element 8, and the signal samples stored therein are overwritten in the second
элемент 9 задержки.delay element 9.
Дл вычислени следующего отсчета выходного сигнала необходимо хранить отсчеты сигнала, записанные в первом и втором элементах 8 и 9 задержки.To calculate the next sample of the output signal, it is necessary to store the signal samples recorded in the first and second delay elements 8 and 9.
С вновь поступающими отсчетами входного сигнала производ тс следующие операции. В п том сумматоре 5 складываютс проинвертированные новые отсчеты входного сигнала с отсчетами , хран щимис в первом элементе 8 задер жки. Результат сложени , взвешенный во втором умножителе 1, складываетс с новыми отсчетами входного сигнала в первом сумматоре 7.The following operations are performed with the newly input samples of the input signal. In the fifth adder 5, the inverted new samples of the input signal are added with the samples stored in the first delay element 8. The result of the addition, weighted in the second multiplier 1, is added to the new samples of the input signal in the first adder 7.
Отсчеты сигнала с выхода первогоSignals from the output of the first
сумматора 7 поступают во второй сумматор 6, где складываютс с проин- вертированными отсчетами, записанными во BtopoM элементе 9 задержки.adder 7 is fed to the second adder 6, where it is added to the inverted counts recorded in the BtopoM delay element 9.
Результат сложени взвешивае тс в первом умножителе 2 и поступает в : третий сумматор 3, который производит его сложение с отсчетами сигнала , поступающими с выхода первогоThe result of the addition is weighted by the TC in the first multiplier 2 and enters: the third adder 3, which produces its addition with the samples of the signal coming from the output of the first
сумматора 7. Отсчеты, поступающие с выхода третьего сумматора 3, складываютс в четвертом сумматоре 4 с отсчетами, хран щимис в первом элементе 8 задержки, и с отсчетамиadder 7. The samples coming from the output of the third adder 3 are added in the fourth adder 4 with the samples stored in the first delay element 8 and with the samples
сигнала, хран щимис во втором эле- : менте 9 задержки. Затем производитс перезапись отсчетов сигнала, хран щихс в элемента 8 и 9 задержки, а результат последнего сложени поступает на выход цифрового фильтра нижних частот.signal stored in the second element: 9 delay. Then, the samples of the signal stored in delay elements 8 and 9 are overwritten, and the result of the last addition is fed to the output of the digital low-pass filter.
Передаточна функци цифрового фильтра нижних частот, вл ющегос низкочастотным звеном второго пор дка , равнаThe transfer function of a digital low-pass filter, which is a second-order low frequency link, is
H(Z) H (Z)
(1-B)(H-A)(1+2Z (1-B) (H-A) (1 + 2Z
+Z-M+ Z-M
1-B(1+A)Z- +AZгде A, В - коэффициенты умножени первого и второго умножителей 2 и 1 соответственно. Из условий устойчивости /А/ /В/ 1 видно, что значени А и В не превьш1ают единицы1-B (1 + A) Z- + AZ, where A and B are the multiplication factors of the first and second multipliers 2 and 1, respectively. From the conditions of stability / A / / B / 1 it can be seen that the values of A and B do not exceed unity
по абсолютной величине, что приводит к упрощению технической реализации умножителей.in absolute value, which leads to a simplification of the technical implementation of multipliers.
Бели выразить коэффициент В через параметры собственной частоты аналогового фильтра нижних частот Uo и параметр перестройкиBeli express the coefficient B through the parameters of the natural frequency of the analog low-pass filter Uo and the tuning parameter
В AT
l-foV-r iTwJrl-foV-r iTwJr
то видно, что этот коэффициент .не зависит от добротности фильтра, что позвол ет упростить регулировку частоты среза, использу дл этого только коэффициент В.it can be seen that this coefficient does not depend on the quality factor of the filter, which allows you to simplify the adjustment of the cutoff frequency, using only the coefficient B for this
.Форм-ула изобретени Formula Ula Invention
Цифровой фильтр нижних частот, содержащий последовательно соединенные первый сумматор, первьй вход ко- -торого вл етс входом фильтра ниж- них частот, второй сумматор, первый умножитель, третий сумматор, второйA digital lowpass filter containing a series-connected first adder, the first input of which is the input of the low-pass filter, the second adder, the first multiplier, the third adder, the second
Редактор И.КасардаEditor I. Casard
Составитель Э.Борисов Техред И.ПоповичCompiled by E. Borisov Tehred I. Popovich
Заказ 3979/56Order 3979/56
Тираж 901ПодписноеCirculation 901 Subscription
ВНИИПИ Государственного комитета СССР VNIIPI USSR State Committee
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4.Production and printing company, Uzhgorod, st. Design, 4.
5five
00
5 five
вход которого соединен с выходом первого сумматора, и четвертый сумматор , выход которого вл етс .выходом фильтра нижних частот, последовательно соединенные первый элемент задержки, вход которого соединен с выходом третьего сумматора, и второй элемент задержки, выход ко- соединен с вторыми входами второго и четвертого сумматоров, отличающийс тем, что, с целью упрощени технической реализации путем использовани умножителей с коэффициентами умножени меньше единицы и упрощени регулировки частоты среза, дополнительно введены последовательно соединенные п тый сумматор, первый вход которого объединен с первым входом первого сумматора , а второй вход соединен с выходом первого элемента задержки, объединенного с третьим и четвертым входами четвертого сумматора, и второй умножитель, выход которого соединен с вторым входом первого сумматора .the input of which is connected to the output of the first adder, and the fourth adder, the output of which is an output of a low-pass filter, serially connected to the first delay element, the input of which is connected to the output of the third adder, and the second delay element, co-connected to the second inputs of the second and A fourth adder, characterized in that, in order to simplify the technical implementation by using multipliers with multiplication factors less than unity and simplifying adjustment of the cutoff frequency, additional Consequently, the fifth adder, the first input of which is combined with the first input of the first adder, and the second input is connected to the output of the first delay element, combined with the third and fourth inputs of the fourth adder, and the second multiplier, the output of which is connected to the second input of the first adder.
Корректор А.Т скоProofreader A.T. sko
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864049355A SU1334366A1 (en) | 1986-02-24 | 1986-02-24 | Low-frequency digital filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864049355A SU1334366A1 (en) | 1986-02-24 | 1986-02-24 | Low-frequency digital filter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1334366A1 true SU1334366A1 (en) | 1987-08-30 |
Family
ID=21230959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864049355A SU1334366A1 (en) | 1986-02-24 | 1986-02-24 | Low-frequency digital filter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1334366A1 (en) |
-
1986
- 1986-02-24 SU SU864049355A patent/SU1334366A1/en active
Non-Patent Citations (1)
Title |
---|
Остапенко А.Г. Анализ и синтез линейных радиоэлектронных цепей с помощью графов. М.: Радио и св зь, 1985, с. 250. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fettweis et al. | On adaptors for wave digital filters | |
US4748578A (en) | Process and apparatus for translating the sampling rate of a sampling sequence | |
US5079734A (en) | Digital decimation filter | |
US4736392A (en) | Demodulator for digital FM signals | |
CA1093697A (en) | Digital-to-analogue converter | |
US4016410A (en) | Signal processor with digital filter and integrating network | |
SU1334366A1 (en) | Low-frequency digital filter | |
IE43171L (en) | Digital device | |
US4106053A (en) | Digital sampling rate conversion of color TV signal | |
GB2214021A (en) | Recursive digital filter | |
JPS5765918A (en) | Sampling frequency converter | |
US5148382A (en) | Infinite impulse response digital filter | |
GB1485860A (en) | Digital filters | |
US4797846A (en) | Digital resonant filter | |
JP4535548B2 (en) | Apparatus and method for anchoring a predetermined point of impulse frequency response of a physical realization filter | |
US5204683A (en) | Radar receiver for a radar having a digital beam forming antenna | |
SU1053275A1 (en) | Recursive digital filter | |
SU1370726A1 (en) | Recursive filter | |
SU1317650A1 (en) | Universal member of digital filter | |
GB1383286A (en) | Digital transversal filter | |
RU1826126C (en) | Matched digital filter | |
JPS561634A (en) | Equalizer | |
SU1100740A1 (en) | Speech synthesizing device | |
JPS5630316A (en) | Cyclic filter | |
JPS568922A (en) | A-d converting circuit |