SU1334355A1 - Фазовый дискриминатор - Google Patents

Abstract

Изобретение относитс  к измерительной технике и обеспечивает повышение точности и расширение диапазона рабочих частот. Фазовый дискриминатор содержит источник 1 опорного сигнала, источники 2 входного сигнала , JK-триггеры 3 и 4, инвертор 5, формирователь 6 коротких импульсов, элементы И7 и8,. преобразователь 9 частота - напр жение, сумматор 10, состо щий из элемента ИЖ 11, управл емого широтно-импульсного преобразовател  12 и блока 13 установки пол рности выходного напр жени . 5ил. (Л с DO- CO 4 00 ел сд фие.1

Description

Изобретение относитс  к измерительной технике, а именно к устройствам дл  измерени  разности фаз двух напр жений, и может быть испол зовано в радиотехнических устройствах , а также в след щих многодвигательных электроприводах.

Цель изобретени  - повьшение точности и расширение диапазона рабочих частот фазового дискриминатора.

На фиг. 1 приведена структурна  электрическа  схема фазового дискриминатора; на фиг. 2 - структурна  электрическа  схема управл емого пшротно-импульсного преобразовател  на фиг. 3 - электрическа  принципиальна  схема блока установки пол рности выходного напр жени  на фиг. 4 и 5 - временные диаграммы, по сн ющие работу фазового дискриминатора .

Фазовый дискриминатор (фиг. 1) содержит источник 1 опорного сигнала , источник 2 входного сигнала, первый и второй JK-триггеры 3 и 4, инвертор 5, формирователь 6 коротки импульсов, первый и второй И 7 и 8, преобразователь 9 частота напр жение, сумматор 10, включающий элемент ИЛИ 11, управл емый широтно-импульсный преобразователь 12, блок 13 установки пол рности выходного . напр жени  ,

Управл емый широтно-импульсный преобразователь 12 (фиг. 2) содержи источник 14 эталонного тока, ключи 15-17, одновибраторы 18 и 19, конденсаторы 20 и 21, повторители 22 и 23 напр жени .

Блок 13 установки пол рности напр жени  (фиг. 3) содержит операционный усилитель 24, транзистор 25, общую шину 26, первьй и второй резисторы 27 и 28.

Фазовый дискриминатор работает следукнцим образом.

Предположим, что входной сигнал отстает по фазе от опорного сигнала Работу фазового дискриминатора в этом режиме по сн ют временные диаграммы напр жений, представленные на фиг, 4, Опорный сигнал в виде последовательности пр моугольных импулсов напр жени  U (фиг. 4, а) со скважностью Q 2 поступает с выхода источника 1 опорного сигнала на вход инвертбра 5, на J-вход JK-триг гера 3, на J-вхйд JK-триггера 4 и

на вход преобразовател  9 частота - напр жение.

С выхода инвертора 5 инвертированные пр моугольные импульсы напр жени  опорного сигнала (фиг. 4, б) подаютс  на К-вход JK-триггера 3. Одновременно на К-вход JK-триггера 4 и вход формировател  6 коротких импульсов с вькода источника 2 входного сигнала поступает входной сигнал в виде последовательности пр моугольных импульсов напр жени  Ui (фиг. 4в) со скважностью , отстающих по фазе от пр моугольных импульсов напр жени  U, опорного сигнала.

Задними фронтами пр моугольных импульсов напр жени  опорного сигнала II,, осуществл етс  перевод JK-триггера 4 в состо ние, в котором на его пр мом вьшоде будет напр жение, соответствующее логической 1,

на инверсном - логическому О

а

Перевод JK-триггера 4 в противоположное состо ние, в котором на его пр мом выходе будет напр жение, соответствующее логическому О, а на инверсном выходе - логической

1, осуществл етс  задними фронтами пр моугольных импульсов напр жени  входного сигнала U; . При этом на пр мом выходе JK-триггера 4 возникает последовательность пр моугольных

импульсов напр жени  U (фиг. 4 ), длительность которых пр мо пропорциональна разности фаз пр моугольных импульсов напр жени  опорного Uj и входного Ui сигналов, а на его

инверсном вькоде - инвертированна  последовательность этих же импульсов напр жени  и (фиг. 4 е).

Формирователь 6 коротких импульсов формирует короткие пр моугольные

импульсы напр жени  U Сфиг. 4 ;), передний фронт которых совпадает с передним фронтом пр моугольных импульсов напр жени  входного сигнала Uj.. Эти импульсы поступают на синхро- низирук ций вход JK-триггера 3. В . св зи с тем, что в этом режиме работы фазового дискриминатора при поступлении на синхронизирующий вход JK-триггера 3 пр моугольного импульса напр жени  на его J-входе всегда будет напр жение, ссответствун цее логической 1, то ЛС-триггер 3 принимает состо ние, в котором на его пр мом выходе устанавливаетс  напр 

жение

1.

О.

, соответствующее логической а на инверсном - логическому Поэтому на вьесоде элемента

И 8 - напр жение, соответствующее логическому О, а элемент И 7 пропускает на один из входов логического элемента ИЛИ 11 пocлeдoвateль- ность пр моугольных импульсов напр жени  и/) с пр мого выхода ЛС-три гера 4.

С выхода элемента ИЛИ 11 последовательность пр моугольных импульсов Vn (фиг. 4 ж) поступает на вхо управл емого широтно-импульсного преобразовател  12, т.е. управл ющий вход его ключа 15 и вход одно- вибратора 18 (фиг, 2). На управл ющий вход управл емого широтно-им- пульсного преобразовател  12, т.е. на управл ющий вход источника 14 эталонного тока 14 (фиг 2), с выхода преобразовател 9 частота-напр жение подаетс  напр жение пр мо пропорциональное частоте пр моуголь ньк импульсов напр жени  опорного сигнала U

и,

Kj f о

Ki То

(1)

где Uj - выходное напр жение обратного частотно-импульсного преобразовател  9 частота- напр жение,

fо - частота пр моугольных импульсов напр жени  опорного сигнала Uf ;

TO - период пр моугольных импульсов напр жени  опорного сигнала U J

Kg - коэффициент пропорциональности между частотой пр моугольных импульсов напр жени  опорного сигнала IV и выходным напр жением Uj преобразовател  9 частота-напр жение .

При по влении на входе управл емого широтно-импульсного преобразовател  12 пр моугольного импульса напр жени  с длительностью IT открываетс  его ключ 15 и конденсатор 20 начинает зар жатьс  от источника 14 эталонного тока. Величина тока зар да конденсатора 20 пр мо пропорциональна величине напр жени  на управл ющем входе источника 14 эталонного тока

I, Ки и, (2)

4355

где

g Ю

- ток источника 14 эталонного

тока,

К - коэффициент пропорциональности между выходным напр жением преобразовател  9 частота-напр жение и током источника 14 эталонного тока.

Напр жение на конденсаторе 20 линейно увеличиваетс  и к окончанию действи  пр моугольного импульса напр жени  равн етс 

и

10

-k

Cjff

(3)

где и

iff

0

5

(2)

напр жение на конденсаторе 20;

CJP - емкость конденсатора 20, ft - длительность пр моугольного цмпульса напр жени  на входе управл емого широтно-импульсного преобразовател  12.

После постановки выражений (1), в формулу (3) получают

и

iu К

iO

1

тГ

(4)

где К

.K,j

М

5

0

5

(4)

коэффициент пропорциональное ти мезвду отношением длительности пр моугольных импульсов напр жени  на входе управл емого широтно-имйульс- ного преобразо- вател  1.2 к периоду То пр моугольных импульсов напр жени  опорного сигнала и и напр жением на конденсаторе 20 Uio . видно, что к

0 Из выражени 

окончанию действи  пр моугольного импульса напр жени  на входе управл емого широтно-импульсного преобразовател  12 напр жение на конденса5 торе 20 будет пр мо пропорционально отношению длительности этого импульса к периоду Т пр моугольных импульсов напр жени  опорного сигнала и , т.е. не зависит от часто1 ы

опорного сигнала, а зависит только от величины разности фаз опорного и входного сигналов. В момент окончани  действи  пр моугольного импульса напр жени  на входе управл емого широтно-импульсного преобразовател  12 ключ 15 закрываетс  и запускаетс  одновибратор 18. Сформированный им короткий пр моугольный импульс на- пр жени  поступает на управл юсций вход ключа 17 и открывает его. К конденсатору 20 через повторитель 22 напр жени  подключаетс  конденсатор

21. Напр жение на нем и соответствен™ ig в этом режиме, как и в указанном но на выходе повторител  23 напр жени , т.е. на выходе управл емого широтно-импульсного преобразовател  12, становитс  равным напр жению на конденсаторе 20, определ емому из выражени  (4).

В момент возврата одновибратора 18 в исходное положение запускаетс  одновибратор 19. Короткий пр моуг.оль- ный импульс напр жени , формируемый им, поступает на управл ющий вход ключа 16 и включает его. Конденсатор 20 полностью разр жаетс ..При возвращении одновибратора 19 в исходное состо ние ключ 16 закрываетс , и управл емый широтно-импульс- ный преобразователь 12 снова готов к преобразованию следующего входного импульса напр жени .

Повторители 22 и 23 напр жени  имеют большое входное сопротивление и предотвращают разр д конденсаторов 20 и 21 соответственно. Поэтому напр жение на выходе управл емого широтно-импульсного преобразовател  12 и, сохран етс  практически неизменным до поступлени  на его вход следующего пр моугольного импульса напр жени . Допустим, что это напр жение имеет положительную пол рность. Оно подаетс  на вход блока установки пол рности выходного напр жени  13, т.е. на оба входа операционного усилител  24 с единичным коэффициентом усилени .

Одновременно через резистор 27 на базу транзистора 25, т.е. на управл ющий вход блока 13 установки пол рности выходного напр жени , с пр мого выхода JK-триггера 3 поступает посто нное напр жение Ujn положительной пол рности,.величина которого эквивалентна логической 1. Транзистор 25 открьшаетс . Неинвер20

задними фронтами пр моугольных импульсов напр жени  входного сигнала и (фиг. 5 в) осуществл етс  перевод JK-триггера 4 в состо ние, в котором на его пр мом выходе - напр жение , соответствующее логическому О, а на инверсном - логической 1, а задними фронтами пр моугольных импульсов напр жени  опор- 25 ного сигнала U (фиг. 5 а) - в противоположное . На фиг. 5 б приведены временные диаграммы на выходе инвертора 5.

На инверсном выходе JK-триггера 4 возникает последовательность пр моугольных импульсов напр жени  U (фиг. 5 е), длительность которых пр мо пропорциональна разности фаз пр моугольных импульсов напр жени  опорного и., и входного Uj сигналов. На его пр мом выходе - инвертирован на  последовательность этих импульсов напр жени  U (фиг. 53,).

30

35

40

45

50

55

На J-входе JK-триггера 3 при поступлении на его синхронизирующий вход коротких пр моугольных импульсов напр жени  U (фиг. 5 i ) с выхода формировател  6 коротких импульсов при работе фазового дискриминатора в данном режиме будет напр жение , соответствующие логическому О. Поэтому JK-триггер 3 принимает состо ние, в котором на его пр мом выходе устанавливаетс  напр  жение, соответствующее логическому О, а на инверсном - логической 1. На выходе элемента И 7 напр же ние становитс  эквивалентным логиче кому О. Элемент И 8 начинает пропускать на один из входов элемента ИЛИ 11 последовательность пр моугол ных импульсов напр жени  с инверсного выхода JK-триггера 4.

тирующий вход операционного усилител  24 подключаетс  к общей шине 26.

Операционный усилитель 24 инвертирует входное напр жение Un . Напр жение на его выходе и на выходе фазового дискриминатора имеет отрицательную пол рность и равн етс  по модулю входному напр жению U,i .

Работу фазового дискриминатора при опережении по фазе входным сигналом опорного по сн ют временные диаграммы, приведенные на фиг. 5. При работе фазового дискриминатора

задними фронтами пр моугольных импульсов напр жени  входного сигнала и (фиг. 5 в) осуществл етс  перевод JK-триггера 4 в состо ние, в котором на его пр мом выходе - напр жение , соответствующее логическому О, а на инверсном - логической 1, а задними фронтами пр моугольных импульсов напр жени  опор- ного сигнала U (фиг. 5 а) - в противоположное . На фиг. 5 б приведены временные диаграммы на выходе инвертора 5.

На инверсном выходе JK-триггера 4 возникает последовательность пр моугольных импульсов напр жени  U (фиг. 5 е), длительность которых пр мо пропорциональна разности фаз пр моугольных импульсов напр жени  опорного и., и входного Uj сигналов. На его пр мом выходе - инвертированна  последовательность этих импульсов напр жени  U (фиг. 53,).

40

45

50

55

На J-входе JK-триггера 3 при поступлении на его синхронизирующий вход коротких пр моугольных импульсов напр жени  U (фиг. 5 i ) с выхода формировател  6 коротких импульсов при работе фазового дискриминатора в данном режиме будет напр жение , соответствующие логическому О. Поэтому JK-триггер 3 принимает состо ние, в котором на его пр мом выходе устанавливаетс  напр жение , соответствующее логическому О, а на инверсном - логической 1. На выходе элемента И 7 напр жение становитс  эквивалентным логическому О. Элемент И 8 начинает пропускать на один из входов элемента ИЛИ 11 последовательность пр моугольных импульсов напр жени  с инверсного выхода JK-триггера 4.

с выхода логического элемента ИЛИ 11 эта последовательность пр моугольных импульсов напр жени  U (фиг. 5 ж) поступает на вход управл емого широтно-импульсного преобразовател  12. В соответствии с указанным принципом работы он преобразу-- ет поступающие на вход пр моугольные импульсы напр жени  в посто нное напр жение положительной пол рности, величина которого согласно формулы (4) пр мо пропорциональна длительности входных пр моугольных импульсов напр жени  и частоте опорного сигн ала, т.е. разности фаз опорного и входного сигналов.

На управл ющий вход блока 13 установки пол рности выходного напр жени , т.е. через резистор 27 на базу транзистора 25, с пр мого выхода JK-триггера 3 подаетс  напр жение Ujnp , соответствующее логическому О. Кроме того, на базу транзистора 25 через резистор 28 поступает напр жение смещени  UCM , запирающее транзистор 25. Операционный усилитель 24 работает как неинвертирующий усилитель с единичным коэффициентом усилени . Поэтому на его выходе - напр жение положительной пол рности, величина которого равна входному.

Claims (1)

1. Формула изобретени 

   Фазовый дискриминатор, содержащий инвертор, первый JK-триггер, два

   10

   15

   334355

   элемента И, сумматор и второй JK- триггер, J-вход которого и вход инвертора соединены с источником опорного сигнала, а К-вход - с источником входного сигнала, пр мые выходы первого и второго JK-триггеров подключены к входам первого элемента И, а их инверсные выходы - к входам второго элемента И, выходы элементов И подключены к информационным входам сумматора, выход которого  вл етс  выходом фазового дискриминатора , отличающийс  тем, что, с целью повышени  его точности и расщирени  диапазона рабочих частот, введены формирователь коротких импульсов, включенный между выходом источника входного сигнала и входом синхронизации первого JK- триггера, К-вхрд которого подключен к выходу инвертора, а J-вход подключен к источнику опорного сигнала, а также преобразователь частота - напр жение , вход которого подключен к выходу источника опорного сигнала, при этом сумматор вьшолнен управл емым и содержит последовательно соединенные элемент ИЛИ, управл емьй 30 широтно-имлульсный преобразователь и блок установки пол рности выходного напр жени , выход которого  вл етс  выходом сумматора, причем выход преобразовател  частота напр жение подключен к управл кицему входу сумматора, а пр мой выход первого JK-триггера подключен к входу блока установки пол рности выходного напр жени  ,

   20

   25

   35

   фиг. 2

   Фцг.

   Редактор И.Касарда

   Составитель А.Колосов Техред И.Попович

   Заказ 3979/56

   Тираж 901Подписное

   ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   Корректор В.Бут га