SU1334323A1 - D.c.-to-regulated three-phase voltage converter - Google Patents

Abstract

Изобретение относитс  к преобразовательной технике и может быть использовано во вторичных источниках питани . Целью изобретени   вл етс  улучшение массогабаритных показателей и расширение функциональных возможностей . Преобразователь выполнен в виде модул тора, к выходным вьшодам lioTo- рого подключены первичные обмотки двух однофазных трансформаторов, вторичные обмотки которых подключены к трем демодул торам на ключах переменного тока. Первый однофазньм трансформатор имеет одну вторичную обмотку , число витков которой в -JJ раз больше числа.витков каждой из двух вторичных обмоток второго однофазного трансформатора. Система управлени  обеспечивает реализацию разработанно- -го алгоритма управлени . Преобразователь посто нного напр жени  в регулируемое трехфазное обеспечивает формирование выходного напр жени  с широт- но-кмпульсно модул цией и широтно- импульсное регулирование амплитуды основной гармоники этого напр жени . 4 ил. I (Л со со 4:: СО tsD СОThe invention relates to converter equipment and can be used in secondary power sources. The aim of the invention is to improve the weight and size and functionality. The converter is made in the form of a modulator, the primary windings of two single-phase transformers, the secondary windings of which are connected to three demodulators on the AC switches, are connected to the output lioTo output of the modules. The first single-phase transformer has one secondary winding, the number of turns of which is -JJ times the number of turns of each of the two secondary windings of the second single-phase transformer. The control system provides the implementation of the developed control algorithm. A constant-voltage-to-adjustable three-phase converter provides for the formation of an output voltage with a pulse-width-modulation modulation and a pulse-width control of the amplitude of the main harmonic of this voltage. 4 il. I (L with so 4 :: WITH tsD WITH

Description

Изобретение относитс  к преобразовательной технике и может быть использовано при проектировании централизованных источников вторичного электропитани , используемых в системах электропривода переменного то.ка с улучшенными массогабаритными показател ми .The invention relates to converter technology and can be used in the design of centralized sources of secondary power supply used in variable-current electric drive systems with improved weight and dimensions.

Цель изобретени  - улучшение мас-- согабаритных показателей и расширение функциональных возможностей,преобразовател .The purpose of the invention is to improve the mass indicators and enhance the functionality of the converter.

На фиг.1 приведена схема силовой части преобразовател ; на фиг.2 - принципиальна  схема блока управлени  преобразователем; на фиг.З и 4 - временные диаграммы, по сн ющие принцип работы и формировани  выходного Напр жени  преобразовател  при угле регулировани  об 0 об соответственно.Figure 1 shows the diagram of the power part of the Converter; Fig. 2 is a schematic diagram of a converter control unit; Figs 3 and 4 are timing diagrams explaining the principle of operation and the formation of the output Voltage of the converter at the control angle of about 0 and about, respectively.

Трехфазный преобразователь содержит модзш тор 1J выполненный в виде трех стоек ключей 2 - 7 (с управл ющими входами Ml, М1 - МЗ, МЗ), «клю- ченных между шинами питани  преобразовател . Точки соединени  ключей 2-7 подключены к концам первичных обмоток 8 и 9 соответствующих трансформаторов 10 и 11. Три однофазных демодул тора 12 - 14 на ключах 15-20 переменноготока с управл ющими входами DM1 , DM1 DM3, ШЗ подключены к вторичньэ.1 обмоткам 21-23 соответ36 узких импульсов подсоединены к второму входу первого логического элемента 2Н-НЕ 32, выходом подключен , ного к входу логического элемента 2И 37, второй вход которого подключен к выходу логического элемента 2И-НЕ 31. Второй вход логического элемента 2И-НЕ 31 подсоединен к вы10 ходу второго формировател  38 узких импульсов, св занного с выходами третьего JK-триггера 35. Выход логического элемента 2И 37 соединен с входами шестиканал ьного регистра 39,The three-phase converter contains a modifier 1J made in the form of three racks of keys 2–7 (with control inputs Ml, M1 - MH, MH), “connected between the power supply buses of the converter. The connection points of the keys 2-7 are connected to the ends of the primary windings 8 and 9 of the respective transformers 10 and 11. Three single-phase demodulators 12 - 14 on the alternating current keys 15-20 with control inputs DM1, DM1 DM3, SHZ are connected to the secondary windings 21 -23 corresponding to 36 narrow pulses are connected to the second input of the first logic element 2Н-НЕ 32, the output is connected to the input of the logic element 2И 37, the second input of which is connected to the output of the logic element 2И-НЕ 31. The second input of the logical element 2И-НЕ 31 is connected to the turn of the second form a narrow pulley gate 38 connected to the outputs of the third JK flip-flop 35. The output of the logic element 2I 37 is connected to the inputs of the six-channel register 39,

15 установочными входами .1 второго JK-триггера 34 и-К первого JK-триггера 30. Выходы регистра 39 МШИ 33, а также трех JK-триггеров 30,34 и 35 подсоединены к входам двухканаль20 ных логических узлов 40 и 41. Канал- логического узла 40 выполнен в виде четырех логических элементов ЗИ 42 - 45 (46 - 49), на выходах которых реализуютс , следующие логические функ25 ции:15 setting inputs .1 of the second JK-flip-flop 34 and-K of the first JK-flip-flop 30. The outputs of the register 39 of the LSI 33, as well as three JK-flip-flops 30.34 and 35 are connected to the inputs of the two-channel logical nodes 40 and 41. The channel Node 40 is made in the form of four logical elements ZI 42 - 45 (46 - 49), at the outputs of which the following logic functions are implemented:

ЗИ 42 - Q,QfTa (ЗИ 46 - );ZI 42 - Q, QfTa (ZI 46 -);

ЗИ 43 - Q,Qj.T4 (ЗИ 47 - ,), ЗИ 44 - QiQjTa (ЗИ 48 - QiQ4T,), ЗИ 45 - , (ЗИ 49 - .T,). 30 Выходы логических элементов ЗИ со- единены с входами логического элемента 4ИЛИ 50 (51), на выходе которого реализуютс  логические функции:ZI 43 - Q, Qj.T4 (ZI 47 -,), ZI 44 - QiQjTa (ZI 48 - QiQ4T,), ZI 45 -, (ZI 49 - .T,). 30 The outputs of the GI logic elements are connected to the inputs of the logical element 4IL 50 (51), the output of which implements the logic functions:

4ИЛИ50- Q,,QyT,+0,Q,,Q,T, ;,4IL50- Q ,, QyT, + 0, Q ,, Q, T,;,

ствующих трансформаторов 10 и 11. Три 35 (4ИЛИ 51 - Д +Q,Q4T,+Q ДТ,+QiQ,). вывода демодул торов 12 - 14 объеди- й ены в одну точку, обща  средн   точка вторичных обмоток 21-23 трансформаторов 10 и 11 и оставшиес  выводы 24-26 образуют три выходных вывода 40transformers 10 and 11. Three 35 (4ILI 51 - D + Q, Q4T, + Q DT, + QiQ,). demodulators 12–14 are combined at one point, the total midpoint of the secondary windings 21-23 of transformers 10 and 11 and the remaining pins 24–26 form three output pins 40

ды логического элеме;нта 4ИЛИ 50 (51) соединены с одним входом логического элемента 2И 54 (55) .,-второй вход копреооразовател .dI logical element; nta 4ILI 50 (51) are connected to one input of logic element 2И 54 (55)., - the second input of the co-explorer.

Блок управлени  преобразователем содержит задатчик 27 частоты, св занный с первым 28 и вторым 29 делител ми частоты. Выход первого -делител  частоты 28 подключен к счетному входу С, первого JK-триггера 30, входам двух логических элементов 2И-.НЕ 31 и 32 и модул тору 33 ширины импульсов (МШИ) . Выход второго делител  29 часто- 50 ты подключне к счетным входам С второго 34 и третьего 35 JK-триггеров. Установочные входы J и К, третьего JK-триггера 35 подключены соответст2 } -Х2Х4 1 -ХгХ4 ЭThe converter control unit contains a frequency adjuster 27 associated with the first 28 and second 29 frequency dividers. The output of the first frequency separator 28 is connected to the counting input C, the first JK flip-flop 30, the inputs of two logic elements 2I-.NE 31 and 32, and the pulse width modulator 33 (MSHI). The output of the second divider 29 is often 50 you connect to the counting inputs C of the second 34 and the third 35 JK-flip-flops. The installation inputs J and K, the third JK flip-flop 35 are connected respectively 2} -Х2Х4 1 -ХгХ4 Э

в каждом канале логических узлов 40 имеютс  также логические элементы 2 И 52 и 53, выходы которых соединены с выходом S МШИ 33, а также с выходом Tj (Т,) первого JK-триггера 30. Выхоторого соединен с выходом логического 45 элемента 2И 52 таким образом, что на их выходах реализуютс  логические функции:in each channel of logical nodes 40 there are also logical elements 2 and 52 and 53, the outputs of which are connected to the output S of the SME 33, as well as the output Tj (T,) of the first JK flip-flop 30. The output is connected to the output of the logical 45 element 2I 52 such in such a way that logical functions are implemented on their outputs:

2И 54 - (Q.QrTa+Q,QrT,.T,+Q,QjT, )T,S; 2И 55 - (,T,+Q,,,T,,T, )T,S.2 and 54 - (Q.QrTa + Q, QrT, .T, + Q, QjT,) T, S; 2 and 55 - (, T, + Q ,,, T ,, T,) T, S.

венно к пр мому Т и инверсному 1, выходам, а его пр мой Tj и инверсный Т, выходы - к установочным К и J входам второго JK-триггера 34. Выходы Т, и Tj через первьй формировательdirectly to the direct T and inverse 1, the outputs, and its direct Tj and inverse T, the outputs to the set K and J inputs of the second JK flip-flop 34. The outputs T and Tj through the first driver

36 узких импульсов подсоединены к второму входу первого логического элемента 2Н-НЕ 32, выходом подключенного к входу логического элемента 2И 37, второй вход которого подключен к выходу логического элемента 2И-НЕ 31. Второй вход логического элемента 2И-НЕ 31 подсоединен к выходу второго формировател  38 узких импульсов, св занного с выходами третьего JK-триггера 35. Выход логического элемента 2И 37 соединен с входами шестиканал ьного регистра 39,36 narrow pulses are connected to the second input of the first logic element 2Н-НЕ 32, the output of the logic element 2И 37 connected to the input, the second input of which is connected to the output of the logic element 2И-НЕ 31. The second input of the logic element 2И-НЕ 31 is connected to the output of the second transformer 38 narrow pulses associated with the outputs of the third JK-flip-flop 35. The output of the logical element 2I 37 is connected to the inputs of the six-channel register 39,

установочными входами .1 второго JK-триггера 34 и-К первого JK-триггера 30. Выходы регистра 39 МШИ 33, а также трех JK-триггеров 30,34 и 35 подсоединены к входам двухканальных логических узлов 40 и 41. Канал- логического узла 40 выполнен в виде четырех логических элементов ЗИ 42 - 45 (46 - 49), на выходах которых реализуютс , следующие логические функции:the installation inputs .1 of the second JK-flip-flop 34 and-K of the first JK-flip-flop 30. The outputs of register 39 of the LSI 33, as well as three JK-flip-flops 30, 34 and 35 are connected to the inputs of two-channel logical nodes 40 and 41. Channel node 40 made in the form of four logical elements ZI 42 - 45 (46 - 49), the outputs of which are implemented, the following logical functions:

ЗИ 42 - Q,QfTa (ЗИ 46 - );ZI 42 - Q, QfTa (ZI 46 -);

ЗИ 43 - Q,Qj.T4 (ЗИ 47 - ,), ЗИ 44 - QiQjTa (ЗИ 48 - QiQ4T,), ЗИ 45 - , (ЗИ 49 - .T,). Выходы логических элементов ЗИ со- единены с входами логического элемента 4ИЛИ 50 (51), на выходе которого реализуютс  логические функции:ZI 43 - Q, Qj.T4 (ZI 47 -,), ZI 44 - QiQjTa (ZI 48 - QiQ4T,), ZI 45 -, (ZI 49 - .T,). The outputs of the GI logic elements are connected to the inputs of the logic element 4IL 50 (51), the output of which implements the logic functions:

(4ИЛИ 51 - Д +Q,Q4T,+Q ДТ,+QiQ(4ILI 51 - D + Q, Q4T, + Q DT, + QiQ

ды логического элеме;нта 4ИЛИ 50 (51) соединены с одним входом логического элемента 2И 54 (55) .,-второй вход -Х2Х4 1 -ХгХ4 Эdan of the logical element; nta 4ILI 50 (51) are connected to one input of the logic element 2И 54 (55)., - the second input -Х2Х4 1 -ХгХ4 Э

в каждом канале логических узлов 40 имеютс  также логические элементы 2 И 52 и 53, выходы которых соединены с выходом S МШИ 33, а также с выходом Tj (Т,) первого JK-триггера 30. Выхо50 in each channel of logical nodes 40 there are also logical elements 2 and 52 and 53, the outputs of which are connected to the output S of the SME 33, as well as the output Tj (T,) of the first JK flip-flop 30. Output 50

торого соединен с выходом логического 45 элемента 2И 52 таким образом, что на их выходах реализуютс  логические функции:Secondly, it is connected to the output of logical element 45 of the 2 and 52 in such a way that logical functions are realized at their outputs:

2И 54 - (Q.QrTa+Q,QrT,.T,+Q,QjT, )T,S; 2И 55 - (,T,+Q,,,T,,T, )T,S.2 and 54 - (Q.QrTa + Q, QrT, .T, + Q, QjT,) T, S; 2 and 55 - (, T, + Q ,,, T ,, T,) T, S.

55 Логические элементы 2И 54(55) выходами соединены с входами логического элемента 2ИЛИ 56(57), вторые входы которого соединены с выходами логического элемента 2И 53. На выходе ло3133432355 Logic elements 2I 54 (55) are connected to the inputs of logic element 2ILI 56 (57), the second inputs of which are connected to the outputs of logic element 2I53.

гического элемента 2ИЛИ 56(57) реализуетс  логическа  функци : 2ИЛИ (Q,,Q,T,+Q, +Q,Q,T,),S; 2ИЛИ (57)(Q,Q,T3+The logical element 2IL 56 (57) implements the logical function: 2OR (Q ,, Q, T, + Q, + Q, Q, T,), S; 2IL (57) (Q, Q, T3 +

,+Q2Q.4T3+QzQ4T,) T,s+T,s., + Q2Q.4T3 + QzQ4T,) T, s + T, s.

Выход логического элемента 2ИЛИ 56(57) образует выход логического узла 40 М1(М2), св занньй с управл ювыходов этих элементов также логически складываютс  при помощи логического элемента 2И 37 и поступают на счетный вход шестиканального регистра 39. С выходов регистра 39 получают пр моугольные .симметричные парафазные импульсы вида Qt - Q (фиг.З), сдвинутые относительно другThe output of the logical element 2ILI 56 (57) forms the output of the logical node 40 M1 (M2), and the control outputs of these elements are also logically added with the aid of the logic element 2I 37 and are fed to the counting input of the six-channel register 39. .symmetric paraphase pulses of the form Qt - Q (Fig. 3), shifted relative to each other

первого делител  частоты синхронизирует работу МШИ 33. Длительность oi сигнала S (Uj, фиг.З и 4) пропорциональна величине управл ющего сигнала Uthe first frequency divider synchronizes the operation of the MChE 33. The duration oi of the signal S (Uj, fig. 3 and 4) is proportional to the value of the control signal U

щим входом Ml ключа 6 модул тора, и д ДРУга на угол /6. Сигнал Ujg с выхода подключен к входу логического элемента НЕ,58(59), выход которого образует инверсный выход Ml (М2) канала логического узла 40, св занньй с управл ющим входом Ml (М2) ключа 7(9) модул тора . Каждьм канал двухканального логического узла 41 включает логические элементы 2И-2ИЛИ 60(61), входы которых подключены к соответствующим входам регистра 39 и выходам Т,, Т, первого JK-триггера 30 так, что на выходе реализуютс  логические функции: 2И-2ИЛИ 60 - ., ,Qg; 2И-2ИЛИ 61 - ,Qj+T,Q,.the common input Ml of the key 6 modulator, and d Drug angle / 6. The signal Ujg from the output is connected to the input of the logical element NOT, 58 (59), the output of which forms the inverse output Ml (M2) of the channel of the logical node 40, connected with the control input Ml (M2) of the modulator key 7 (9). Each channel of a two-channel logical node 41 includes logic elements 2I-2ILI 60 (61), the inputs of which are connected to the corresponding inputs of register 39 and outputs T ,, T, of the first JK flip-flop 30, so that the output functions logical functions: 2I-2IL 60 -., Qg; 2I-2ILI 61 -, Qj + T, Q ,.

Выход логического элемента 2И-2ИЛИ 60(61) образует выход логического (элемента) узла 41 pM1(DM2), св занный с управл ющим выходом DM1(DM2 DM3) ключа 20(18,16) демодул тора, и подключен к входу логического элемента НЕ 62(63), выход которого образует инверсньй выход DM1() канала логического узла 41, св занньй с управл ющим входом DM1(DM2 DM3) ключа 19(17,15) демодул тора.The output of logic element 2I-2ILI 60 (61) forms the output of the logic (element) of node 41 pM1 (DM2) connected to the control output DM1 (DM2 DM3) of demodulator key 20 (18.16) and connected to the input of logic element A NOT 62 (63), the output of which forms the inverse output DM1 () of the channel of logic node 41, is connected to the control input DM1 (DM2 DM3) of demodulator key 19 (17.15).

обabout

15 определ ющего величину выходного напр жени  преобразовател . После осуществлени  соответствующих логических операций над полученными последовательност ми импульсов на выходах ло20 гических узлов 40 и 41 получают новые последовательности управл ющих импульсов , определ емые приведенными логическими выражени ми. Номер каждого логического элемента 42-63 в логичес25 ких узлах 40 и 41 соответствует- индексу полученной последовательности импульсов, некоторые из которых представлены на фиг.З и 4. Сформированные последовательности импульсов , Ц.,15 determines the magnitude of the output voltage of the converter. After carrying out the corresponding logical operations on the obtained pulse sequences at the outputs of logical nodes 40 and 41, new sequences of control pulses are obtained, which are determined by the given logical expressions. The number of each logical element 42-63 in the logical nodes 40 and 41 corresponds to the index of the obtained sequence of pulses, some of which are shown in Figs. 3 and 4. Formed sequences of pulses, C.,

30 Uj7 39 Ujg поступают соответст- енно на управл ющие входы М,М,,М2, М,М,, М силовых ключей 2-7 модул тора 1. В результате на обмотках трансформаторов 8 и 9 формируетс  пе2g ременное модулированное напр жение вида Ug,и,. После демодул ции этого напр жени  в соответствии с управл ющими сигналами U, U на выходе преобразовател  формируетс  трехфазное напр жение вида tJ - в нерегулиПринцип работы преобразовател  по сн етс  временными диаграммами, приведенными на фиг.З и 4: U - сигнал с выхода задатчика 27 частоты, синхронизирующего работу преобразо- вател ; U, U - сигналы с выходов первого 28 и второго 29 делителей частоты; и, U, сигналы с выходов первого 30, второго 34 и третьего 35 JK-триггеров. Частоты сигналов и и и равны между собой, а сами сигналы сдвинуты на угол 1Г/2 относительно друг друга. Частоты сигналов (со,) и и,(а)) св заны соотношением ц, /co,N/N+1, где N - любое целое число. Формирователи узких -36 и 38 импульсов осуществл ют выделение фронтов импулксов U.j и и,5 после чего сигналы Ujg и сравниваютс  при помощи логических элементов 2И-НЕ 31 и 32 с сигналом U. ,, выхода первого деf- о30 Uj7 39 Ujg are supplied respectively to the control inputs M, M, M2, M, M, M of the power switches 2-7 of the modulator 1. As a result, a variable modular voltage Ug is formed on the windings of the transformers 8 and 9 ,and,. After demodulation of this voltage in accordance with the control signals U, U, a three-phase voltage of the form tJ is formed at the output of the converter — in the unregulated principle of operation of the converter, the timing diagrams shown in FIG. 3 and 4: U are the signal from the output of the generator 27 frequency synchronizing the operation of the converter; U, U - signals from the outputs of the first 28 and second 29 frequency dividers; and, U, the signals from the outputs of the first 30, second 34 and third 35 JK-flip-flops. The frequencies of the signals and and and are equal to each other, and the signals themselves are shifted by an angle 1G / 2 relative to each other. The frequencies of the signals (ω, ω) and ω, (a)) are related by the ratio η, / co, N / N + 1, where N is any integer. The formers of narrow -36 and 38 pulses select the fronts of the impulses U.j and, 5, after which the signals Ujg are compared with the aid of logic elements 2I-HE 31 and 32 with the signal U.

лител  28 частоты. Сигналы совпадени Length 28 frequency. Match signals

и,, и и„ сand ,, and and „with

выходов этих элементов также логически складываютс  при помощи логического элемента 2И 37 и поступают на счетный вход шестиканального регистра 39. С выходов регистра 39 получают пр моугольные .симметричные парафазные импульсы вида Qt - Q (фиг.З), сдвинутые относительно другthe outputs of these elements are also logically added by means of the logic element 2И 37 and are fed to the counting input of the six-channel register 39. From the outputs of the register 39, receive rectangular symmetric paraphase pulses of the form Qt - Q (Fig. 3), shifted relative to each other

ДРУга на угол /6. Сигнал Ujg с выхода A friend of the corner / 6. Ujg signal from the output

первого делител  частоты синхронизирует работу МШИ 33. Длительность oi сигнала S (Uj, фиг.З и 4) пропорциональна величине управл ющего сигнала Uthe first frequency divider synchronizes the operation of the MChE 33. The duration oi of the signal S (Uj, fig. 3 and 4) is proportional to the value of the control signal U

ДРУга на угол /6. Сигнал Ujg с выхода A friend of the corner / 6. Ujg signal from the output

обabout

определ ющего величину выходного напр жени  преобразовател . После осуществлени  соответствующих логических операций над полученными последовательност ми импульсов на выходах логических узлов 40 и 41 получают новые последовательности управл ющих импульсов , определ емые приведенными логическими выражени ми. Номер каждого логического элемента 42-63 в логических узлах 40 и 41 соответствует- индексу полученной последовательности импульсов, некоторые из которых представлены на фиг.З и 4. Сформированные последовательности импульсов , Ц.,determining the value of the output voltage of the converter. After the corresponding logical operations are performed on the received pulse sequences at the outputs of logical nodes 40 and 41, new sequences of control pulses are obtained, which are determined by the given logical expressions. The number of each logical element 42-63 in the logical nodes 40 and 41 corresponds to the index of the obtained sequence of pulses, some of which are shown in Figs. 3 and 4. Formed sequences of pulses, C.,

Uj7 39 Ujg поступают соответст- енно на управл ющие входы М,М,,М2, М,М,, М силовых ключей 2-7 модул тора 1. В результате на обмотках трансформаторов 8 и 9 формируетс  переменное модулированное напр жение вида Ug,и,. После демодул ции этого напр жени  в соответствии с управл ющими сигналами U, U на выходе преобразовател  формируетс  трехфазное напр жение вида tJ - в нерегулиUj7 39 Ujg are fed to the control inputs M, M, M2, M, M, M of power switches 2-7 of modulator 1, respectively. As a result, a variable modulated voltage of the form Ug is formed on the windings of transformers 8 and 9, and , After demodulation of this voltage in accordance with the control signals U, U, a three-phase voltage of the form tJ is formed at the converter output

уемом (фиг.З) или регулируемом (фиг.4) вариантах.oem (fig.Z) or adjustable (figure 4) options.

Особенностью работы данного преоб-. разовател   вл етс  наличие только двух напр жений вида Ug,Ug, используемых дл  формировани  трехфазного вы- и„,. ФазовыйThe peculiarity of the work of this the diverter is the presence of only two voltages of the form Ug, Ug, used to form a three-phase voltage and. Phase

ходного напр жени  . сдвиг между этими напр жени ми составл ет 90°, а соотношение между величинами этих напр жений 1/-4з . По сравнению с известным преобразователем , в состав которого вход т два трансформатора, имеющих по одной вторичной обмотке, в предложенном устройстве один из трансформатоIItravel voltage. the shift between these voltages is 90 °, and the ratio between the magnitudes of these voltages is 1/4. Compared with the known converter, which includes two transformers, each having one secondary winding, in the proposed device one of the transformers II

ров имеет две вторичные обмотки W и W , однако число витков вторичной обмотки первого трансформатора WjThe ditch has two secondary windings W and W, however the number of turns of the secondary winding of the first transformer Wj

51334323 551334323 5

в 43 раз меньше, а суммарное число управл ющими входами М1,М1,М2,М2 клювитков W +W второго трансформато«- .ра - равно числу витков трансформато- ра преобразовател -прототипа..43 times less, and the total number of control inputs M1, M1, M2, M2 of keys W + W of the second transformer " p. is equal to the number of turns of the transformer of the converter of the prototype ..

Таким образом, предлагаемьй преобразователь обеспечивает регулирование выходного напр жени  при улучшенных массогабаритных показател х устройства в целом. Применение изобретени  позвол ет расширить область использовани  преобразовател .Thus, the proposed converter provides output voltage regulation with improved overall weight and dimensions of the device. The application of the invention allows to expand the use of the converter.

чей модул тора, второго - с управл ющими входами ключей демодул торов , причем св зи между входами и выходами в первом канале второго логического узла выполнены реализующими следующую логическую функцию: ,,,whose modulator, the second with the control inputs of the keys of the demodulators, and the connections between the inputs and the outputs in the first channel of the second logical node are implemented realizing the following logic function: ,,,

10 отличающийс  тем, что, с целью улучшени  массогабаритных показателей и расширени  функциональных возможностей, он снабжен третьим однофазным демодул тором, выполненным10 characterized in that, in order to improve the weight and size parameters and enhance the functionality, it is equipped with a third single-phase demodulator made

Claims (1)

Формула изобретени Invention Formula 15 аналогично двум первым на ключах пе- ременного тока с управл ющими входами DM3,DM3 и подключенньпуг к введенной второй вторичной обмотке второго однофазного трансформатора, одним выПреобразователь посто нного напр жени  в регулируемое трехфазное, со- держащий модул тор в виде трех стоек ключей с управл ющими входами М1,М1 - 2о ходным выводом подсоединенным к общей МЗ,МЗ, подключенных между шинами пи- точке первых двух демодул торов, дру- тани , два однофазных трансформатора, гим образующим третий выходной вывод одни концы первичных обмоток которых преобразовател , в состав блока упра- подключены соответственно к точкам сое- влени  введен модул тор ширины им- динени  ключей первых двух стоек,другие 25 пульсов, св занный входом с выходом концы этих обмоток объединены и подклю- первого делител  частоты, выходом S с одним из входом первого логического «узла, также введен третий JK-триггер,15 is similar to the first two on alternating current switches with control inputs DM3, DM3 and connected to the input of the second secondary winding of the second single-phase transformer, one constant-voltage converter into an adjustable three-phase, containing a modulator in the form of three racks of keys with control input inputs M1, M1 - 2 output output connected to a common MH, MH connected between the bus at the point of the first two demodulators, the other, two single-phase transformers, forming the third output terminal one ends of the primary windings To which the converter, the modulator of the width of the keys of the first two racks, the other 25 pulses connected by the input with the output, the ends of these windings are combined and connected to the first frequency divider, output S with one of the inputs of the first logical "node, the third JK-trigger is also introduced, чены к точке соединени  ключей тьей стойки, два однофазных демодул тора на ключах переменного тока с управл ющими входами DM1,DM1 - DM2, DM2 , подключенных к-вторичным обмоттг .кам соответствующих трансформаторов, причем одни одноименные выводы демодул торов объединены в общую точку, другие образуют два выходньпс вывода преобразовател , а также блок управлени , включающий в себ  задатчик частоты, св занный через первый делитель частоты с коэффициентом делени  N, и первьй JK-триггер с парафазными выходами Т1, Т1 с управл ющими входами МЗ,МЗ третьей стойки ключей модул тора так, что , ,, выход задатчика частоты соединен с входом второго делител  частоты с коэффициентом делени  N, подключенного к счетному входу С второго JK-триггера с установочными J2 и К -входами, вы- . ход первого делител  частоты подклюустановочными входа/ми J и К, подклю30 ченный соответственно к пр мому Т и инверсному Т„ выходам, счетным входом С, - к счетному входу С, а пр мым Т, и инверсным Т.выходами - соответственно к установочным Ку и Jtwo single-phase demodulators on alternating current switches with control inputs DM1, DM1 - DM2, DM2 connected to the secondary windings of the respective transformers, the one demodulator outputs of the same name are combined into a common point, others form two output terminals of the converter, as well as a control unit, which includes a frequency master connected through the first frequency divider with the division factor N, and the first JK trigger with paraphase outputs T1, T1 with control inputs MZ, MZ t s reception of the modulator key, so that, ,, setpoint frequency output connected to the input of the second frequency divider with dividing factor N, connected to the count input C of the second JK-flip-flop with set and J2 -Log K, You are a. the course of the first frequency divider by the plug-in inputs (J and K), connected respectively to the forward T and inverse T ”outputs, the counting input C, to the counting input C, and the forward T, and inverse T. outputs, respectively and j 32 входам второго JK-триггера, выходы T,j,T которого через введенный первый формирователь узких импульсов подсоединены также к второму входу первого логического элемента 2И-НЕ, выходом32 inputs of the second JK-flip-flop, outputs T, j, T of which, through the input of the first shaper of narrow pulses, are also connected to the second input of the first logic element 2I-NO, output 40 подключенного к входу логического элемента 2И, второй вход которого подключен к. выходу введенного второго логического элемента 2И-НЕ, одним входом подсоединенного к выходу пер45 вого делител  частоты, другим через второй формирователь узких импульсов - с выходами третьего JK-триггера , подключенными также к соответствующим входам первого логического40 connected to the input of the logic element 2I, the second input of which is connected to the output of the input of the second logic element 2I-NOT, one input connected to the output of the first frequency divider, the other through the second narrow pulse generator - with the outputs of the third JK-trigger connected to corresponding inputs of the first logical чен к одному входу первого логическо-gg узла, регистр выполнен шеетиканальным го элемента 2И-НЕ, выходом св занного () и подключенным входом к выходу с входом i-канального регистра с пе- логического элемента 2И, а св зи меж- рекрестной св зью с парафазными выхо- ду входами и выходами логических дами Q,Q,...Q;Q;, и два двухканальных узлов выполнены реализующими следуюлогических узла, одними входами подклю-gg щие логические функции: ченных к соответствующим выходам упом - в ,первом логическом узле нyтoгoJзeгиcтpa и выходам Т1 ,Т1 первого M1 (Q,Q5T.+Q,Q5-T,+QiQff j+QfQjT, )Т, S; и Т2,Т2 второго JK-триггеров, выходы М2 д д j+QaQJ,+РгР,Тз+д ., )Т, S + первого логического узла св заны с +1,8,one register of the first logical-gg node, the register is made of a channel-like element 2I-NOT, the output connected () and a connected input to the output of the input of the i-channel register from the logic element 2I, and the inter-cross connection with paraphase output, the inputs and outputs of logic gates Q, Q, ... Q; Q; and two two-channel nodes are implemented to implement the following logical nodes, with one input connecting logical functions referred to the corresponding outputs mentioned above, the first logical the node of the zero JEG and the outputs T1, T1 of the first M1 (Q, Q5T. + Q, Q5-T, + QiQff j + QfQjT, ) T, S; and T2, T2 of the second JK-flip-flop, outputs М2 д д j + QaQJ, + РгР, Тз + д.,) Т, S + of the first logical node are connected with +1.8, чей модул тора, второго - с управл ющими входами ключей демодул торов , причем св зи между входами и выходами в первом канале второго логического узла выполнены реализующими следующую логическую функцию: ,,,whose modulator, the second with the control inputs of the keys of the demodulators, and the connections between the inputs and the outputs in the first channel of the second logical node are implemented realizing the following logic function: ,,, отличающийс  тем, что, с целью улучшени  массогабаритных показателей и расширени  функциональных возможностей, он снабжен третьим однофазным демодул тором, выполненнымcharacterized in that, in order to improve the weight and size parameters and enhance the functionality, it is equipped with a third single-phase demodulator made аналогично двум первым на ключах пе- ременного тока с управл ющими входами DM3,DM3 и подключенньпуг к введенной второй вторичной обмотке второго однофазного трансформатора, одним выходным выводом подсоединенным к общей точке первых двух демодул торов, дру- гим образующим третий выходной вывод преобразовател , в состав блока упра- влени  введен модул тор ширины им- пульсов, св занный входом с выходом первого делител  частоты, выходом S установочными входа/ми J и К, подклю30 ченный соответственно к пр мому Т и инверсному Т„ выходам, счетным входом С, - к счетному входу С, а пр мым Т, и инверсным Т.выходами - соответственно к установочным Ку и Jsimilar to the first two on alternating current switches with control inputs DM3, DM3 and connected to the input of the second secondary winding of the second single-phase transformer, one output terminal connected to the common point of the first two demodulators, the other forming the third output terminal of the converter, The control unit has a pulse width modulator, connected to the output of the first frequency divider, output S, installation inputs / mi J and K, connected respectively to the forward T and inverse T "outputs, counting With progress, - to the count input C and direct T and inverted T.vyhodami - respectively to the installation and Koo J 32 входам второго JK-триггера, выходы T,j,T которого через введенный первый формирователь узких импульсов подсоединены также к второму входу первого логического элемента 2И-НЕ, выходом32 inputs of the second JK-flip-flop, outputs T, j, T of which, through the input of the first shaper of narrow pulses, are also connected to the second input of the first logic element 2I-NO, output 40 подключенного к входу логического элемента 2И, второй вход которого подключен к. выходу введенного второго логического элемента 2И-НЕ, одним входом подсоединенного к выходу пер45 вого делител  частоты, другим через второй формирователь узких импульсов - с выходами третьего JK-триггера , подключенными также к соответст7133432340 connected to the input of the logic element 2I, the second input of which is connected to the output of the input of the second logic element 2I-NOT, one input connected to the output of the first frequency divider, the other through the second narrow pulse generator - with the outputs of the third JK-trigger connected to complies71334323 во втором канале второго логического узлаin the second channel of the second logical node DM2 DM3 TQ+fQ, причем число витков каждой вторичнойDM2 DM3 TQ + fQ, with the number of turns of each secondary 8eight мотки первого трансформатора, л коэ фициенты делени  первого и второго делителей частоты св заны соотнотен 1the coils of the first transformer, l division factors of the first and second frequency dividers are related respectively 1 обмотки второго трансформатора в - (Nl4-1), где N1 - любое целое раз меньше числа витков вторичной обчисло .windings of the second transformer in - (Nl4-1), where N1 is any integer times less than the number of turns of the secondary transformer. 8eight мотки первого трансформатора, л коэффициенты делени  первого и второго делителей частоты св заны соотнотени- 1the coils of the first transformer, l division factors of the first and second frequency dividers are related to the ratio of 1 (Nl4-1), где N1 - любое целое  (Nl4-1), where N1 is any integer число.number. Т ГTG 55 Фиа i 55 Fia i .. Риг. гRig. g