SU1310816A1 - Microprogram control device - Google Patents
Microprogram control device Download PDFInfo
- Publication number
- SU1310816A1 SU1310816A1 SU853950109A SU3950109A SU1310816A1 SU 1310816 A1 SU1310816 A1 SU 1310816A1 SU 853950109 A SU853950109 A SU 853950109A SU 3950109 A SU3950109 A SU 3950109A SU 1310816 A1 SU1310816 A1 SU 1310816A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- register
- elements
- address
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в ЭВМ и других цифровых системах с микропрограммным управлением . Целью изобретени вл етс ио- вьшение быстродействи устройства. Устройство содержит блок пам ти, микрокоманд , регистр адреса, регистр остатков, регистр микрокоманд, регистр выхода, коммутаторы, дешифраторы , сумматоры, мультиплексор, триггеры , генератор импульсов, блоки элементов И, блок элементов ИЛИ, элементы ИЛИ. Новыми в устройстве вл ютс регистр.выхода, коммутатор, дешифратор , сумматор, триггер, блоки И элементов, элемент ЮШ. В устройстве в одной строке блока пам ти размещаетс несколько микрокоманд, причем дл считьшани одной микрокоманды необходимо считать одну, максимум две линейки блока пам ти, размещение в блоке пам ти всех блоков микрокоманд осущестьл етс независи- мо от типа микрокоманды сверху вниз, а размещение в каждом блоке микрокоманд - слева направо и сверху вниз. 4 ил. i СЛ 00 О)The invention relates to computing and can be used in computers and other digital systems with firmware. The aim of the invention is to improve the speed of the device. The device contains a memory block, microinstructions, address register, residue register, microinstruction register, output register, switches, decoders, adders, multiplexer, triggers, pulse generator, AND blocks, OR block, OR elements. New in the device are the register output, the switch, the decoder, the adder, the trigger, the blocks AND the elements, the element S. In the device, several microinstructions are placed in one line of the memory block. In order to match the single microcommands, one or maximum two lines of the memory block must be counted, the placement of all the microcommand blocks in the memory block is independent of the type of microcommand from top to bottom, and the placement in each block of microinstructions - from left to right and from top to bottom. 4 il. i SL 00 O)
Description
Изобретение относитс к цифровой вычислительной технике и может быть использовано при построении микропрограммных устройств управлени дл ЭВМ и цифровых систем.The invention relates to digital computing and can be used in the construction of microprogrammed control devices for computers and digital systems.
Цель изобретени - увеличение быстродействи устройства,The purpose of the invention is to increase the speed of the device,
На фиг.1 и 2 приведена функциональна схема устройства; на фиг.З - пример размещени микрокоманд в блоке пам ти; на фиг,4 - примеры размещени полных и неполных микрокоманд в блоках и пор док их нумерации,Figure 1 and 2 shows the functional diagram of the device; FIG. 3 shows an example of the placement of micro-instructions in a memory block; Fig. 4 shows examples of the placement of complete and incomplete micro-instructions in blocks and the order in which they are numbered;
Устройство (фи г,1 и 2) содержит блок 1 пам ти микрокоманд, регистр 2 адреса, регистр 3 остатков микрокоманд , регистр 4 микрокоманд, регистр 5 выхода, коммутатор 6 адреса, ком- . мутатор 7 управлени , коммутатор 8 команд, коммутатор 9 остатков, дешифратор 10 команд, дешифратор М остатков, первый сумматор 12 адреса, второй сумматор 13 адреса, г-1ульти- плексор 14, первый триггер 15, второй триггер 16, генератор 17 тактовых импульсов, первый блок 18 элементов И, второй блок 19 элементо з И, седьмой блок 20 элементов И, шестой блок 21 элементов И, п тый блок 22 элементов И, третий блок 23 элементов И, четвертый блок 24 элемен- тов И, блок 25 элементов ИЛИ, второй элемент ИЛИ 26, первый элемент ИЛИThe device (phi g, 1 and 2) contains a block of 1 memory of micro-instructions, a register of 2 addresses, a register of 3 remnants of micro-instructions, a register of 4 micro-instructions, a register of 5 outputs, a switch 6 of addresses, a com-. a control mutator 7, a command switch 8, a switch 9 residues, a decoder 10 commands, a decoder M residuals, a first adder 12 addresses, a second adder 13 addresses, g-1 multiplexer 14, first trigger 15, second trigger 16, clock generator 17, the first block 18 And elements, the second block 19 elements And And, the seventh block 20 elements And, the sixth block 21 elements And, the fifth block 22 elements And, the third block 23 elements And, the fourth block 24 elements And, the block 25 elements OR , second element OR 26, first element OR
дов 48 коммутатора.остатков, втора группа выходов 49 коммутатора остатков , выход 50 коммутатора команд,Dov 48 switchgear. residues, the second group of outputs 49 switch residues, output 50 switch commands,
Устройство работает следующим об- 5 разом,The device works as follows:
В исходном состо нии-все триггеры наход тс в нулевом состо ний .входы установки в исходное состо ние неIn the initial state, all the triggers are in the zero state. The installation inputs to the initial state are not
IQ показаны), На вход 29 подаетс сигнал Пуск, триггер 15 разблокирует генератор 17 и первый синхроимпульс с выхода 43,1 генератора 17 разрешает запись начального адреса с входаJJ 28 через коммутатор 6 в регистр 2, По первому тактовому импульсу с выхода 43,2 генератора 17 в регистр 3 записываетс перва линейка блока микрокоманд, в котором находитс IQ are shown), the Start signal is sent to the input 29, the trigger 15 unlocks the generator 17 and the first clock pulse from the output 43.1 of the generator 17 allows the recording of the starting address from the input JJ 28 through the switch 6 to the register 2, On the first clock pulse from the output 43.2 of the generator 17, register 3 is written the first line of the microinstructions block, in which there is
20 считываема -микрокоманда. Этим же импульсом, прошедшим через элемент ИЛИ 26, триггер 16 переводитс в едиетс блок 20 элементов И, демаскиру 25 вторую часть адреса, В сумматоре 13 происходит сложение первой и второй части адреса,, в результате получаетс адрес необходимой строки блока м крокоманд, в которой находитс счи- 30 тываема микрокоманда или ее часть.20 readable microcommand. By the same impulse that passed through the OR element 26, the trigger 16 is converted into a unit of 20 elements AND, unmasking 25 the second part of the address. In the adder 13, the first and second parts of the address are added, resulting in the address of the required string of there is a readable microcommand or part of it.
По первому тактовому импульсу с выхода 43,3 эта строка записываетс в регистр 4, В это же врем на од-Л иом из выходов 42 дешифратора 10 27, вход 28 кода операции устройства, ,, устанавливаетс единичный потенциал, вход 29 пуска устройства, вход 30 Номер выхода соответствует номеруAt the first clock pulse from output 43.3, this line is written to register 4. At the same time, one of the decoder outputs 42, 10 27, input 28 of the operation code of the device,, the unit potential is set, device start input 29, input 30 Output number corresponds to the number
останова Устройства, вход 31 логичесих условий устройства, группу выходов 32 микроопераций устройства, при-- чем выход 32,1 вл етс выходом при- знака Конец работы, выход 32,2 - выходом признака Конец команды, выход 33 пол адреса регистра адреса, выход 34 пол приращени адреса регистра адреса, выход 35 пол номера микрокоманды регистра адреса, выход 36 метки ветвлени , выход 37 регистра остатков выход 38 регистра микрокоманд , выход 39 пол адреса микрокоманды регистра выхода, выход 40 пол кода логических условий регистра выхода, выход 41 дешифратора остатков , выход 42 дешифратора команд, группа выходов 43,1-43,4 генератора импульсов, выход 44 шестого блока элементов И, выход 45 п того блока элементов И, выход 46 третьего блока элементов И, выход 47 четвертого блока элементов И, перва группа выходов 48 коммутатора.остатков, втора группа выходов 49 коммутатора остатков , выход 50 коммутатора команд,device shutdown, input 31 of logical conditions of the device, group of outputs 32 micro-operations of the device, where output 32.1 is the output of the sign End of operation, output 32.2 - output of the sign End of the command, output 33 of the address register address field, output 34 address increment fields of the address register, output 35 of the microcommand number of the address register, output 36 of the branch mark, output 37 of the register of residuals output 38 of the microcommand register, output 39 of the address field of the microcommand of the output register, output 40 of the logic code of the output register, output 41 of the decoder remnants, output 42 of the command decoder, output group 43.1-43.4 of the pulse generator, output 44 of the sixth block of elements And, output 45 of the block of elements And, output 46 of the third block of elements And, output 47 of the fourth block of elements And, first group outputs 48 switchgear. residues, the second group of outputs 49 switch residues, output 50 switch commands,
Устройство работает следующим об- разом,The device operates as follows.
В исходном состо нии-все триггеры наход тс в нулевом состо ний .входы установки в исходное состо ние неIn the initial state, all the triggers are in the zero state. The installation inputs to the initial state are not
показаны), На вход 29 подаетс сигнал Пуск, триггер 15 разблокирует генератор 17 и первый синхроимпульс с выхода 43,1 генератора 17 разрешает запись начального адреса с входа28 через коммутатор 6 в регистр 2, По первому тактовому импульсу с выхода 43,2 генератора 17 в регистр 3 записываетс перва линейка блока микрокоманд, в котором находитс are shown), the Start signal is sent to input 29, trigger 15 unlocks generator 17 and the first clock pulse from output 43.1 of generator 17 allows writing the starting address from input 28 through switch 6 to register 2, On the first clock pulse from output 43.2 of generator 17 register 3 is written the first line of the microinstructions block in which there is
считываема -микрокоманда. Этим же импульсом, прошедшим через элемент ИЛИ 26, триггер 16 переводитс в едимикрокоманды в строке, записанному в двоичном коде в регистре 2, На дешифратор 10.этот код подаетс с хода 35 регистра 2 через блоки элементов И 19- и ИЛИ 25, т,е, подаетс треть часть адреса. Если микрокоманда (ветвлени или линейна ) оказалась последней в строке, то. единич jj кый потенциал с соответствующего выхода 42, пройд через коммутатор 7, поступает на стробируюший вход дешифратора И, разблокиру его. На одном из лыходов 41 дешифратора IIreadable microcommand. By the same impulse that passed through the OR 26 element, the trigger 16 is translated into uniform microcommands in a string written in binary code in register 2, to the decoder 10. This code is fed from turn 35 of register 2 through blocks of elements AND 19 and OR 25, t, e, a third part of the address is provided. If the microinstruction (branching or linear) is the last in the line, then. unit jj ky potential from the corresponding output 42, having passed through the switch 7, enters the gate input of the decoder I, unblocking it. On one of the flywalks 41 decoder II
rQ по вл етс единичный потенциал. Номер этого выхода соответствует номеру строки считываемого блока микрокоманд (отсчет строк блока микрокоманд начинаетс с О), таким обра зом однозначно определ етс необходи- мый остаток (номер строки блока микрокоманд соответствует номеру остатка в первой строке, ко отсчет остатков ведетс , начина с первого).rQ appears unit potential. The number of this output corresponds to the line number of the readable block of microinstructions (the counting of lines of the block of microcommands begins with O), thus unambiguously determining the necessary remainder (the line number of the block of microcommands corresponds to the residue number in the first row, to the counting of residues from the first) .
3131081631310816
В промежутке между первыми импульсами с выходов 43.3-43.4 в коммутаторах 8 и 9 заканчиваютс все переходные процессы, св занные с формированием считываемой микрокоманды. 5 В результате на выходе 50 коммутатора 9 команд формируетс необходима микрокоманда. По первому импульсу с выхода 43.4 генератора 17 она записываетс в регистр 5. По этому же им- tO пульсу, прошедшему через элемент ИЛИ 26, обнул етс триггер 16, маскиру вторую часть адреса, так как блок элементов И 20 закрываетс .In the interval between the first pulses from the outputs 43.3-43.4 in the switches 8 and 9, all transients associated with the formation of a readable micro-command end. 5 As a result, a microcommand is formed at the output 50 of the switch 9 of commands. On the first pulse from the output 43.4 of the generator 17, it is recorded in the register 5. By the same name, the pulse passing through the OR 26 element, the trigger 16 is whipped, masking the second part of the address, since the AND 20 block of elements is closed.
По второму тактовому импульсу с 5 выхода 43.1 генератора 17 адрес очередной микрокоманды записьюаетс в регистр 2. Вход 28 при этом заблокирован , так как если это не последн On the second clock pulse from 5 output 43.1 of the generator 17, the address of the next microcommand is written to register 2. In this case, the input 28 is blocked, since if this is not the last
Такое состо ние коммутатора 7 будет до тех пор, пока в регистр 5 не будет записана така микрокоманда, при которой на выходе 32.2 не по вит с нуль. Если при работе устройства на выходе 32.1 по витс единица, то она, пройд через элемент ИЛИ 27, об нул ет триггер 15, тем самым блокиру генератор 17. Устройство выключаетс . Запуск возможен только при подаче на вход 29 устройства единицы Остановка устройства может производитьс извне, дл этого достаточно подат на вход 30 единицу.Such a state of the switch 7 will be until such time a microinstruction is written to register 5, in which at output 32.2 it is not equivalent to zero. If, during operation of the device at output 32.1, a unit is wits, then, having passed through the OR element 27, it flushes the trigger 15, thereby blocking the generator 17. The device switches off. Starting is possible only when units are fed to device 29 input. The device can be stopped externally; to do this, it is sufficiently fed to the input 30 units.
Ф о р мула изоб р.е тени Микропрограммное устройство управкоманда микропрограммы, на выходе20 лени , содержащее блок пам ти микро30F o rumula of an image of a shadow Firmware manager of a microprogram command, output 20 containing a micro30 memory block
32,2 будет О, устройство работает аналогично.32.2 will be Oh, the device works similarly.
II
Если с выхода устройства была считана микропрограмма ветвлени , то на 25 выходе мультиплексора 14 могла по витс единица (если считана линейна команда, то на выходе мультиплексора всегда будет нуль). Если на выходе мультиплексора 14 присутствует нуль, то блок 18 элементов И закрываетс , а блок 19 элементов И открываетс , треть часть адреса проходит через блок 25 элементов ИЛИ на вход дешифратора 10 без изменений. Если на выходе мультиплексора 14 присутствует единица, то блок 18 элементов И- открываетс , а блок 19 элементов И закрываетс , треть часть адреса, пройд через сумматор 12, измен етс на единицу. Модифицированный адрес, пройд через блок 25 элементов ИЛИ, поступает на вход дешифратора 10.If the branch firmware was read from the output of the device, then the 25 output of the multiplexer 14 could be achieved by one (if a linear command is read, then there will always be zero at the output of the multiplexer). If zero is present at the output of multiplexer 14, the AND block 18 of elements is closed, and the block of 19 elements of AND opens, a third part of the address passes through the block of 25 elements OR to the input of the decoder 10 unchanged. If a unit is present at the output of the multiplexer 14, then the I-element block 18 is opened, and the I element block 19 is closed, the third part of the address, passed through the adder 12, is changed by one. The modified address, passed through a block of 25 elements OR, is fed to the input of the decoder 10.
Четверта часть адреса, записанна в регистр 2, выполн ет роль управл ющего сигнала в зависимости от того, какой тип микрокоманды считываетс : нуль соответствует микрокоманде ветвлени , единица - линейной.The fourth part of the address, recorded in register 2, plays the role of a control signal depending on what type of microcommand is read: zero corresponds to the branching microcommand, the unit is linear.
3535
4040
4545
команд, регистр остатков, регистр микрокоманд, коммутатор адреса, ксм- мута;тор управлени , коммутатор команд , регистр адреса, дешифратор команг, первый элемент ИЛИ, первый триггер, генератор импульсов, с первого по четвертый блоки элементов И, блок элементов ИЛИ, первый сумматор адреса, мультиплексор, причем вход кода операции устройства соединен с первым информационным входом коммутатора адреса, выход которого соединен с информационным входом регистра адреса , вход логических условий устройства соединен с информационным входам мультиплексора,.выход которого соединен с первьн входом первого блока элементов И и с инверсным входог второго блока элементов И, выход пол номера микрокоманды регистра адреса соединен с остальными входами первого и второго блоков элементов И, с первого по третий выходы генератора импульсов соединены с входами синхронизации соответственно регистра адреса, регистра остатков и регистра микрокоманд, выход метки ветвлени регистра адреса соединен с управл ющим входом коммутатора управЭта метка открывает или закрывает не- лени , с инверсным входом третьего обходимые блоки элементов И 21, 22, блока элементов И, с первым входомcommands, register of residues, register of micro-commands, address switch, ksm-muta; control torus, command switch, address register, decoder for comans, first OR element, first trigger, pulse generator, first to fourth blocks of AND elements, element block OR, first adder address, multiplexer, and the input operation code of the device is connected to the first information input of the address switch, the output of which is connected to the information input of the address register, the input of the logical conditions of the device connected to information inputs multi The iplexer, the output of which is connected to the first input of the first block of elements And and with the inverse input of the second block of elements And, the output field of the microcommand number of the address register is connected to the remaining inputs of the first and second blocks of elements And, the first to the third outputs of the pulse generator are connected to the synchronization inputs respectively, the address register, the residual register, and the microinstructor register; the output of the branch register's address register is connected to the control input of the switch; the label opens or closes the switches; m input of the third bypassable blocks of elements And 21, 22, of the block of elements And, with the first entrance
23 и 24, а также управл ет входами коммутатора 7.23 and 24, and also controls the inputs of the switch 7.
Если при считывании очередной микрокоманды на выходе 32.2 устройства по вилась единица, то по первому импульсу с выхода 43.1 генератора 17 в регистр 2 будет записан новый код оп.ераций с входа 28 устройства.If when reading the next microcommand at the output 32.2 of the device, a unit appeared, then the first pulse from the output 43.1 of the generator 17 will register in the register 2 a new code of the actions from the input 28 of the device.
четвертого блока элементов И и с первым управл ющим входом когФ1утато ра команд, выходы третьего и четвер JJ5 того блоков элементов И соединены соответственно с вторым и третьим управл ющим входами ко1Ф1утатора ко- мацц, выход первого блока элементов И соединен с входом первого операндthe fourth block of the And elements and the first control input of the command instruction coil, the outputs of the third and fourth JJ5 units of the And elements are connected respectively to the second and third control inputs of the Komats com1F1, the output of the first block of And elements is connected to the input of the first operand
Такое состо ние коммутатора 7 будет до тех пор, пока в регистр 5 не будет записана така микрокоманда, при которой на выходе 32.2 не по витс нуль. Если при работе устройства на выходе 32.1 по витс единица, то она, пройд через элемент ИЛИ 27, обнул ет триггер 15, тем самым блокиру генератор 17. Устройство выключаетс . Запуск возможен только при подаче на вход 29 устройства единицы. Остановка устройства может производитьс извне, дл этого достаточно подат на вход 30 единицу.Such a state of the switch 7 will be until such time a microinstruction is written to register 5 in which zero does not appear at output 32.2. If, during operation of the device at output 32.1, a unit is wits, then, after passing through the OR element 27, it flushes the trigger 15, thereby blocking the generator 17. The device switches off. Starting is possible only when the unit is fed to the input device 29. The device can be stopped from the outside, for this purpose it is sufficiently supplied to the input 30 units.
Ф о р мула изоб р.е тени Микропрограммное устройство управ0 лени , содержащее блок пам ти микро0F o rumula image of the shadow of a microprogram control device containing a micro0 memory block
5 five
5five
00
5five
команд, регистр остатков, регистр микрокоманд, коммутатор адреса, ксм- мута;тор управлени , коммутатор команд , регистр адреса, дешифратор команг, первый элемент ИЛИ, первый триггер, генератор импульсов, с первого по четвертый блоки элементов И, блок элементов ИЛИ, первый сумматор адреса, мультиплексор, причем вход кода операции устройства соединен с первым информационным входом коммутатора адреса, выход которого соединен с информационным входом регистра адреса , вход логических условий устройства соединен с информационным входам мультиплексора,.выход которого соединен с первьн входом первого блока элементов И и с инверсным входог второго блока элементов И, выход пол номера микрокоманды регистра адреса соединен с остальными входами первого и второго блоков элементов И, с первого по третий выходы генератора импульсов соединены с входами синхронизации соответственно регистра адреса, регистра остатков и регистра микрокоманд, выход метки ветвлени регистра адреса соединен с управл ющим входом коммутатора управчетвертого блока элементов И и с первым управл ющим входом когФ1утато- ра команд, выходы третьего и четвер- JJ5 того блоков элементов И соединены соответственно с вторым и третьим управл ющим входами ко1Ф1утатора ко- мацц, выход первого блока элементов И соединен с входом первого операндаcommands, register of residues, register of micro-commands, address switch, ksm-muta; control torus, command switch, address register, decoder for comans, first OR element, first trigger, pulse generator, first to fourth blocks of AND elements, element block OR, first adder address, multiplexer, and the input operation code of the device is connected to the first information input of the address switch, the output of which is connected to the information input of the address register, the input of the logical conditions of the device connected to information inputs multi The iplexer, the output of which is connected to the first input of the first block of elements And and with the inverse input of the second block of elements And, the output field of the microcommand number of the address register is connected to the remaining inputs of the first and second blocks of elements And, the first to the third outputs of the pulse generator are connected to the synchronization inputs respectively, the address register, the residual register and the microinstructions register, the output of the address register branching tag is connected to the control input of the switch of the fourth fourth block of elements And with the first control input one command coder, the outputs of the third and fourth JJ5 units of elements I are connected respectively to the second and third control inputs of the commatics cofactor, the output of the first block of elements I are connected to the input of the first operand
первого сумматора адреса, выход которого соединен с первым входом блока элементов ИЛИ, выход которого соединен с входом дешифратора команд выходы которого объединены и подключены к остальным входам третьего и четвертого блоков элементов И и к информационным входам- коммутатора управлени , вход второго операнда Сумматора адреса подключен к шине логической единицы устройства, выход второго блока элементов И соединен с вторым входом бдока элементов ИЛИ, выход блока пам ти микрокоманд соединен с информационными входами регистра остатков и регистра микрокоманд, выход регистра микрокоманд соединен с первым информационным входом коммутатора команд, вход запуска устройства соединен с входом установки в l первого триггера, вход останова устройства соединён с-первым входом первого элемента ИЛИ, выход которого соединен с входом установки в О первого триггера, выход которого соединен с входом запуска генератора импульсов , отличающеес тем, что, с целью увеличени быстродействи , в устройство введены дешифратор остатков, второй сумматор адре са, второй триггер, второй элемент ИЛИ, с п того по седьмой блоки элементов И, регистр выхода, причем второй выход генератора импульсов соединен с первым входом второго элемента ИЛИ, выход которого соединен со счетным входом второго триггера , выход которого соединен с первым входом седьмого блока элементов И, выход пол адреса первой строки регистра адреса соединен с входом первого операнда второго сумматора ад- реса, выход которого соединен с адресным входом блока пам ти микрокоthe first adder address, the output of which is connected to the first input of the block of elements OR, the output of which is connected to the input of the command decoder whose outputs are combined and connected to the remaining inputs of the third and fourth blocks of the elements And to the information inputs of the control switch, the second operand of the adder address is connected to the bus of the logical unit of the device, the output of the second block of elements AND is connected to the second input of the bdoc of elements OR, the output of the memory block of microcommands is connected to the information inputs of the register for the microinstructions register, the output of the microinstructions register is connected to the first information input of the command switch, the device launch input is connected to the installation input of the first trigger, the device stop input is connected to the first input of the first OR element, the output of which is connected to the installation input of the first trigger O The output of which is connected to the trigger input of the pulse generator, characterized in that, in order to increase speed, a residual decoder, a second address adder, a second trigger, a second el ment OR, from the fifth to the seventh blocks of elements AND, the output register, and the second output of the pulse generator is connected to the first input of the second element OR, the output of which is connected to the counting input of the second trigger, the output of which is connected to the first input of the seventh block of elements AND, the output field the address of the first row of the register of the address is connected to the input of the first operand of the second adder of the address, the output of which is connected to the address input of the microcircuit memory unit
манд, выход пол приращени адреса регистра адреса соединен с входом деишфратора остатков и с вторым входом седьмого блока элементов И, выход которого соединен с входом второго операнда второго сумматора адреса ,, выход метки ветвлени регистра адреса соединен с первым входом п того блока элементов И и с инверснымMand, the output of the address register's address increment field is connected to the input of the residual deshifter and to the second input of the seventh And block, the output of which is connected to the input of the second operand of the second address adder, the output of the address register branch branch marker is connected to the first input of the fifth And block block of the And and inverse
входом шестого блока элементов И, вы-, ход коммутатора соединен со строби- рующйм входом дешифратора остатков, выходы которого объединены и соединены с остальными входами п того иinput of the sixth block of elements And, output, the switch stroke is connected to the gate input of the residual decoder, the outputs of which are combined and connected to the remaining inputs of the fifth and
шестого блоков элементов И, выход п того блока элементов И соединен с первым управл юш;им входом коммутатора остатков, выход шестого блока элементов И соединен с вторым управл юof the sixth block of elements And, the output of the n block of elements And connected to the first control; the input of the residual switch, the output of the sixth block of elements And connected to the second control
шдм входом коммутатора остатков, первый выход которого соединен с вторым информационным входом коммутатора команд, выход регистра остатков соединен с информационным входом коммутатора остатков, второй выход которого соединен с третьим информатдион- ным входом коммутатора команд, выход которого соединен с информационным входам регистра выхода, выход пол адреса которого соединен с вторым информационным входом коммутатора адреса , четвертый выход генератора им- пуль.сов соединен с вторым входом второго элемента И и с входом синхрони35 зации регистра выхода, выход поЛЯShdm input of the residual switch, the first output of which is connected to the second information input of the command switch, the output of the residual register is connected to the information input of the residual switch, the second output of which is connected to the third informatdione input of the command switch, the output of which is connected to the information inputs of the output register, output field whose address is connected to the second information input of the address switch, the fourth output of the pulsed-oscillator is connected to the second input of the second element I and to the synchronous input3 5 zation of the output register, output of the pole
условий которого соединен с управл ющим входом мультиплексора, выход пол микроопераций регистра выхода вл етс выходом устройства, выход при40 знака Конец работы регистра выхода соединен с вторым входом первого элемента ИЛИ,, выход признака Конец команды регистра выхода соединен с управл ющим входом коммутатора ад.реса.the conditions of which are connected to the control input of the multiplexer, the output field of the microoperations of the output register is the output of the device, the output of 40 characters. The end of the operation of the output register is connected to the second input of the first OR element, the output of the sign. The end command of the output register is connected to the control input of the switch ad.res .
фиг.1figure 1
3737
ff
2в2c
10 .ten .
3939
3232
8eight
32.1 -М32.1 -M
32.232.2
-С-WITH
2323
4646
2424
4747
CPUB.J CPUB.J
Субдлок „ полных микрокомандSubdlock of “full micro-commands
Субблок,, неполных микрокомандSubblock, incomplete microinstructions
Составитель А.Сошкин Редактор М.Дьшын ТеХред Л.Олнйнык Корректор Л. Compiled by A.Soshkin Editor M.Dshin TeHred L.Olninyk Proofreader L.
Заказ 1892/45 Тираж 673 Подписное ВНИИПИ Государственного комитета СССРOrder 1892/45 Circulation 673 Subscription VNIIPI USSR State Committee
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4
фиг4fig4
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853950109A SU1310816A1 (en) | 1985-09-02 | 1985-09-02 | Microprogram control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853950109A SU1310816A1 (en) | 1985-09-02 | 1985-09-02 | Microprogram control device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1310816A1 true SU1310816A1 (en) | 1987-05-15 |
Family
ID=21196207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853950109A SU1310816A1 (en) | 1985-09-02 | 1985-09-02 | Microprogram control device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1310816A1 (en) |
-
1985
- 1985-09-02 SU SU853950109A patent/SU1310816A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1100624, кл. G 06 F 9/02, 1984. Авторское свидетельство СССР № 1177813, кл. G 06 F . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1310816A1 (en) | Microprogram control device | |
SU1273939A1 (en) | Microprocessor | |
SU1256024A1 (en) | Microprogram device for test diagnostic checking and control | |
SU1339560A1 (en) | Microprogram control device | |
SU1376084A1 (en) | Microprogram control device | |
SU1142833A1 (en) | Microprogram control device | |
SU1322282A1 (en) | Microprogram control device | |
SU1177812A1 (en) | Microprogram control device | |
SU1260954A1 (en) | Microprogram control device with dynamic memory | |
SU1305679A1 (en) | Microprogram control device with checking | |
SU1019450A1 (en) | Microprogram control device | |
SU1278846A1 (en) | Microprogram control device | |
SU1332318A1 (en) | Multistep microprogramming control device | |
SU1100624A1 (en) | Firmware control device | |
SU1133594A1 (en) | Multimicroprogrammed control system | |
SU1183965A1 (en) | Microprogram control device | |
SU492874A1 (en) | Firmware Control | |
SU703811A1 (en) | Microprogramme-control device | |
SU1280627A1 (en) | Microprogram control device with checking | |
SU1282122A1 (en) | Microprogram control device | |
RU2020559C1 (en) | Microprogram control unit | |
SU1133595A1 (en) | Firmware control device | |
SU1238071A1 (en) | Microprogram control device | |
SU1180888A1 (en) | Microprogram control device | |
SU1020825A1 (en) | Microprogram control device |