SU1308956A1 - Устройство параметрического контрол интегральных схем - Google Patents
Устройство параметрического контрол интегральных схем Download PDFInfo
- Publication number
- SU1308956A1 SU1308956A1 SU864006065A SU4006065A SU1308956A1 SU 1308956 A1 SU1308956 A1 SU 1308956A1 SU 864006065 A SU864006065 A SU 864006065A SU 4006065 A SU4006065 A SU 4006065A SU 1308956 A1 SU1308956 A1 SU 1308956A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- permanent storage
- shift
- parameter
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
Изобретение отн-оситс к контрольно-измерительной технике и может быть использовано дл параметрическо го контрол интегральных схем.
Цель изобретени - упрощение уст- ройства при контроле интегральных схем с больи№1м количеством тестов,
На чертеже изображена структурна схема предлагаемого устройства.
Устройство содержит коммутацион- нзпо матрицу 1 , у которой первые вход и выход соединены с контактирующим блоком 2 провер емой интегральной схемы. Второй выход коммутационной матрицы 1 соединен с вькодом програм мируемого источника 3 питани , а ин формационньщ вход цифрового измерительного прибора 4 соединен с третьи выходом коммутационной матрицы 1. Информационньш выход цифрового при- бора 4 в двоично-дес тичном коде соединен с- первым входом элемента 5 сравнени , Бторой вход последнего соединен - с выходом панели 6 коммута- црш, котора определ ет допустимые значени провер емого параметра. Выход конца измерени прибора соединен с первыми входами формирователей 7-9. Выходы формирователей 7 и 8 соединены соответственно с входами эле ментов 10 и И задержки, которые представл ют собой два последовательно включенных одновибратора. Выход элемента 10 задержки соединен с -входом внешнего- запуска цифрового при- бора 4, а выход элемента 11 задержки - с тактовым входом сдвигающего регистра 12 параметров. Выход формировател 9 соединен с тактовым входом сдвигающего регистра 13.тес- тов и первым входом элемента И 14, второй вход которого соединен с выходом регистра 12 параметров., Выход нулевого состо ни сдвигающего регистра 13 соединен с запрещающим входом регистра 12, Выходы последнего соединены с входом посто рпюго запоминшощего блока (ПЗУ) 15 параметров ,
Выходы регистра 13 тестов, соединены с входом ПЗУ 16 тестов параметров , Вькод ПЗУ 15 параметров соединен с входом Сброс регистра 13 тестов. Вход ПЗУ 17 не мен ющихс в процессе измерени сигналов соединен с выходом элемента И 14, а выход ПЗУ 17 - с BTOpbLM входом коммутационной матрицы 1, С последней
также соединены выход ПЗУ 15 параметров и выход ПЗУ 16 тестов параметров , соединенные соответственно с третьимм и четвертым входами матрицы 1, Дл управлени программируемым источником 3 питани его вход соединен с выходом ПЗУ 15 параметров. Выход формировател 18 Пуск соединен с выходом конца измерени прибора 4.
Устройство работает следующим образом .
При запуске устройства на выходе формировател 1В Пуск и формирователей 7-9 формируютс одиночные импульсы . Импульсом от формировател 7 запускаетс цифровой измерительный прибор 4 через элемент 10 задержки. Последний необходим дл того, чтобы исключить вли ние переходных процессов на измерени , возникающих при подключении к блоку 2, измерительных сигналов. Импульсы формирователей 8 и 9 запускают соответственно регист-- ры параметров 12 и тестов 13 из исходного (нулевого) состо ни в перво положение, причем регистр, работающий с ПЗУ 16, переключаетс только - в том случае, если приходит Разрешение с ПЗУ 15 параметров. Разрешение приходит только в случае, если в первом параметре есть, измерительные тесты.
Элемент 11 задержки необходим дл того, чтобы при включении питающих напр лсений, которые включаютс регисром 12 параметров, включение их происходило с запаздыванием, чтобы дать врем на отключение напр жени предыдущего теста, так как в противном случае могут быть короткие замыкани
ПЗУ 17 не измен ющихс в процессе измерении сигналов подключает эти сигналы через коммутационную матрицу 1 при условии, когда приходит первый импульс от формировател 8 и регистр 12 параметров находитс в состо нии, .отличном от нулевого.
При измерении какого-либо теста измер ема величина в аналоговой форме с коммутационной матрицы 1 поступает на вход цифрового измерительного прибора 4 и в цифровом коде поступает на элемент 5 сравнени . Требуема величина уставки дл кон- кретного параметра задает с панелью 6 коммутации допустимых значений провер емого параметра. Управление
переключением уставок, а также управление программируемым источником 3 питани производитс от ПЗУ 15 параметров . Подключение требуемых сигналов на каждом тесте к измен емой интегральной схеме производитс коммутационной матрицей 1, управление которой .осуществл етс ПЗУ 15-17.
Дл обеспечени режима кольца используетс импульс Конец измерени цифрового измерительного прибора . Этим импульсом запускаютс формирователи 7-9 при последующих (после первого) тестах. В случае
через посто нный запоминающий блок не мен ющихс в процессе измерени сигналов соединен с третьим входом коммутационной матрицы, выход сдвигающего тестов через посто нный запоминающий блок тестов параметра соедтшен с четвертым входом коммутационной матрицы, а информационный выход посто нного запоминающего
сигнала. Брак, снимаемого с элемен- 15 измерени сигналов,выход элемента И та 5 сравнени , на формирователи 7-9 приходит Запрет и цикл измерени на этом тесте остановлен.
Устройство параметрического контрол легко перестраиваетс с одного 20 типа ИС на другой посредством замены одной печатной платы ПЗУ, не требует математического обеспе- ени , имеет высокое быстродействие и точность измерени и малые габариты, что 25 блока параметров соединен с п тым позвол ет использовать его как в се- входом коммутационной матрицы, выход рийном производстве, так и при перио- формировател Пуск соединен с пер- дических испытани х со стационарными выми входами первого, второго и камерами тепла, барокамерами или дл третьего формирователей и выходом измерени параметров в процессе элек-jg цифрового измерительного прибора, тротермотренировки.вход запуска которого через первый
элемент задержки соединен с выходом
Claims (1)
- Формула изобретени первого формировател , выход второгоформировател через второй элементУстройство параметрического конт- - задержки с тaктoвы входом рол интегральных схем, содержащее сдвигающего регистра параметров, пер- элемент сравнени , панель коммутации, коммутационную матрицу, контактирующий блок исследуемой микросхемы, .элемент И, программируемьш источник 40 питапи , цифровой измерительньш прибор и формирователь Пуск, причем первые вход и выход коммутационной матрицы соединены соответственно с выходом и входом контактирующего бло- 45 нен с входом прогргтммируемого источ- ка исследуемой микросхемы, второй ника питани , третий выход - с вхо- вход - с выходом программируемого источника питани , второй выход - с измерительным входом цифрового измерительного прибора, информационный 50 выход которого соединен с первымвый выход которого соедШ Ген с первьм входом элементами, второй вход которого соединен с выходом третьего формировател и тактовым входом сдвигающего регистра тестов, вход сброса которого соединен с первым выходом посто нного запоминающего блока параметров , второй выход которого соедидом панели коммутации, вход - с вто- рьм выходом сдвигаюа1;его регистра параметров , а выход элемента сравнени соединен с вторьми входами первого, второго и третьего формирователей.входом элемента сравнени , второй вход которого соединен с выходом панели коммутации, отличающеес тем, что, с целью упрощени устройства при контроле интегральных схем с большим количеством тестов, в iiei o введе.ны первый, второй и третий формирователи, первый и второй элементы задержки, сдвигающие регистры тестов и параметров, элемент. И, посто нный запоминающт блок параметров , посто нный запоминающий блок тестов параметра и посто нньй запоми- нающ1ш блок не мен ющихс в процессечерез посто нный запоминающий блок не мен ющихс в процессе измерени сигналов соединен с третьим входом коммутационной матрицы, выход сдвигающего тестов через посто нный запоминающий блок тестов параметра соедтшен с четвертым входом коммутационной матрицы, а информационный выход посто нного запоминающегоизмерени сигналов,выход элемента Иблока параметров соединен с п тым входом коммутационной матрицы, выход формировател Пуск соединен с пер- выми входами первого, второго и третьего формирователей и выходом цифрового измерительного прибора, вход запуска которого через первыйзадержки с тaктoвы входом сдвигающего регистра параметров, пер- нен с входом прогргтммируемого источ- ника питани , третий выход - с вхо-вый выход которого соедШ Ген с первьм входом элементами, второй вход которого соединен с выходом третьего формировател и тактовым входом сдвигающего регистра тестов, вход сброса которого соединен с первым выходом посто нного запоминающего блока параметров , второй выход которого соедизадержки с тaктoвы входом сдвигающего регистра параметров, пер- нен с входом прогргтммируемого источ- ника питани , третий выход - с вхо-дом панели коммутации, вход - с вто- рьм выходом сдвигаюа1;его регистра параметров , а выход элемента сравнени соединен с вторьми входами первого, второго и третьего формирователей.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864006065A SU1308956A1 (ru) | 1986-01-06 | 1986-01-06 | Устройство параметрического контрол интегральных схем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864006065A SU1308956A1 (ru) | 1986-01-06 | 1986-01-06 | Устройство параметрического контрол интегральных схем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1308956A1 true SU1308956A1 (ru) | 1987-05-07 |
Family
ID=21215826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864006065A SU1308956A1 (ru) | 1986-01-06 | 1986-01-06 | Устройство параметрического контрол интегральных схем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1308956A1 (ru) |
-
1986
- 1986-01-06 SU SU864006065A patent/SU1308956A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 985755, кл. G 01 R 31/28, 1980. Авторское свидетельство СССР № 694822, кл. G 01 R 31/28, 1976. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69017169D1 (de) | Testen integrierter Schaltungen unter Verwendung von Taktgeberstössen. | |
SU1308956A1 (ru) | Устройство параметрического контрол интегральных схем | |
KR940006230A (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
KR100219392B1 (ko) | 기능 검사가 가능한 범용 계측기 | |
RU1774272C (ru) | Устройство дл регистрации сигналов | |
SU1310753A1 (ru) | Устройство функционального контрол больших интегральных схем | |
CN112824983B (zh) | 时间测量电路、时间测量芯片及时间测量装置 | |
JP2539956Y2 (ja) | テスターのタイミング発生回路 | |
JP4382652B2 (ja) | センサ装置 | |
SU868514A1 (ru) | Устройство дл измерени коэффициента электротермической нелинейности | |
SU1281926A1 (ru) | Устройство дл контрол исправности термоэлектрических преобразователей | |
SU809185A1 (ru) | Устройство дл функциональногоКОНТРОл МиКРОэлЕКТРОННыХ узлОВ | |
SU661514A1 (ru) | Устройство дл измерени динамических параметров логических блоков | |
KR940011630B1 (ko) | 포탄 근접 신관의 카스텀회로(custom ic)측정장치 | |
SU1302214A1 (ru) | Измеритель динамических погрешностей аналоговых электронных устройств | |
SU985755A1 (ru) | Устройство дл параметрического контрол интегральных схем | |
SU970281A1 (ru) | Логический пробник | |
SU1250960A1 (ru) | Шкальный индикатор (его варианты) | |
SU951203A1 (ru) | Измеритель динамических параметров электронных устройств | |
SU1241183A1 (ru) | Устройство дл измерени временных интервалов | |
JP3080480B2 (ja) | 信号遅延時間測定装置 | |
SU1231504A1 (ru) | Устройство дл контрол логических блоков | |
SU406186A1 (ru) | ||
SU1596289A1 (ru) | Логический тестер | |
SU1252793A1 (ru) | Устройство дл контрол логического состо ни элементов цифровых объектов |