SU1295525A2 - Decoding device - Google Patents
Decoding device Download PDFInfo
- Publication number
- SU1295525A2 SU1295525A2 SU853961382A SU3961382A SU1295525A2 SU 1295525 A2 SU1295525 A2 SU 1295525A2 SU 853961382 A SU853961382 A SU 853961382A SU 3961382 A SU3961382 A SU 3961382A SU 1295525 A2 SU1295525 A2 SU 1295525A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- flip
- flop
- trigger
- outputs
- inputs
- Prior art date
Links
Abstract
Изобретение относитс к автоматике и вычислительной технике и вл етс усовершенствованием устройства по авт.св. 1127089. Его применение в системах передачи цифровой информации позвол ет повысить достоверность декодировани . Устройство содержит триггеры 1-3 и элемент ИЛИ 6. Благодар введению триггера Д, К,5-триггера 5 . и элементов ИЛИ-НЕ 7,8 обеспечиваетс текущий контроль ошибок в коде СМ I. 2 ил. ipa.iThe invention relates to automation and computer technology and is an improvement to the device auth.St. 1127089. Its application in digital information transmission systems allows to increase the decoding accuracy. The device contains triggers 1-3 and the element OR 6. Thanks to the introduction of the trigger D, K, 5-trigger 5. and OR-NOT 7,8 elements are provided with current error control in the CM code I. 2 Il. ipa.i
Description
Изобрет ение относитс к автоматике и вычислительной технике, может быть использовано в системах передачи цифровой информации, и вл етс усовершенствованием устройства по авт.ев . П27089.The invention relates to automation and computing, can be used in digital information transmission systems, and is an improvement in the device according to the author. П27089.
Цель изобретени - повышение достоверности декодировани .The purpose of the invention is to increase the reliability of decoding.
На фиг.1 приведена функциональна схема декодирующего устройства; на фиг.2 - временные диаграммы, по сн ю- щие его работу.Figure 1 shows the functional diagram of the decoding device; FIG. 2 shows timing diagrams for his work.
Декодирующее устройство содержит первый - четвертый триггеры 1-4, RSтриггер 5, элемент PfflH 6, первый и второй элементы ИЛИ-НЕ 7 и 8, имеет первый и второй информационные входы 9 и 10, первый и второй тактовые входы 1 и 12, первый и второй выходы 13 и 14.The decoding device contains the first - fourth triggers 1-4, RS trigger 5, element PfflH 6, the first and second elements OR-HE 7 and 8, has the first and second information inputs 9 and 10, the first and second clock inputs 1 and 12, the first and second exits 13 and 14.
Как следует из алгоритма декодировани кода СМ1, единичные значени декодированной последовательности S(t) на выходе 13 образованы суммойAs follows from the decoding algorithm of the code CM1, the unit values of the decoded sequence S (t) at output 13 are formed by the sum
последовательностей S, (t) и S(t)., формируемых на выходах DC-триггеров 2 и 3, причем единичные значени на их выходах последовательно чередуютс . Следовательно, функцию ошибок N(BT) можно представить следующим образом:sequences S, (t) and S (t)., generated at the outputs of the DC flip-flops 2 and 3, with the unit values at their outputs alternating sequentially. Therefore, the error function N (BT) can be represented as follows:
ат-1 N(BT) Г. S,(t,at-1 N (BT) G. S, (t,
k 0k 0
+ K/B).g(t)+l/B)+ K / B) .g (t) + l / B)
+ (t+ (t
+ K/B)-g(),+ K / B) -g (),
(1)(one)
где В - скорость передачи сигналов вwhere B is the signaling rate in
бодах; Т - врем измерени .baud; T is the measurement time.
g(t),(t)AS,(t))A g(t-o) , где Т « 1/В.g (t), (t) AS, (t)) A g (t-o), where T «1 / V.
Декодирующее устройство работает следующим образом.The decoding device operates as follows.
На входы 9 и 10 поступают информационные сигналы сообщени (фиг.2а), закодированного кодом CMI (фиг.28,В), а на входы 11 и 12 - тактовые сигналы (фиг.2-2,а). В результате считывани входных сигналов при помощи тактовых на выходах DC TpnrrepoB 1-3 формируютс последовательности импульсов (фиг.2е-3). Допустим, что последовательность S,(t) формируетс на пр мом выходе третьего DC-триггера 3 (фиг.2з), а S(t) - на пр мом выходе второго DC-триггера 2 (фиг.2)К), На фиг.2Us к показаны сигналы на н- . версных выходах этих триггеров. Сигналы S,(t) и S(t) поступают на нуThe inputs 9 and 10 receive informational messages (Fig. 2a) encoded with the CMI code (Fig. 28, B), and the inputs 11 and 12 receive clock signals (Figures 2-2, a). As a result of reading the input signals using a clock at the DC outputs TpnrrepoB 1-3, pulse sequences are generated (Figs. 2e-3). Assume that the sequence S, (t) is formed at the direct output of the third DC-flip-flop 3 (Fig. 2h), and S (t) - at the direct output of the second DC-flip-flop 2 (Fig.2) K), .2Us k shows signals on n-. The best outputs of these triggers. The signals S, (t) and S (t) come to well
левой и единичный входы RS-триггера 5, на выходе которого формируетс пбс- ледовательность импульсов (фиг.2А), котора задерживаетс на один такт при помощи четвертого DC-триггера 4, на выходах которого формируютс последовательности g(t) и gCt) (фиг.2м, w). В результате суммировани сигна- лов при помощи элементов ИЛИ-НЕ 7 и 8 На общем выходе формируетс сигнал ошибки (фиг.2о),свидетельствующий о нарушении алгоритма кодировани , что позвол ет производить анализ качества передачи случайного сигнала.the left and single inputs of the RS flip-flop 5, the output of which is formed by the pulse sequence of the pulses (Fig. 2A), which is delayed by one cycle using the fourth DC flip-flop 4, at the outputs of which the sequences g (t) and gCt are formed (Fig .2m, w). As a result of the summation of signals using the elements OR-NOT 7 and 8 An error signal is generated at the common output (Fig. 2o), indicating a violation of the coding algorithm, which makes it possible to analyze the transmission quality of a random signal.
Подключение входов RS-триггера 5 может быть обратным, при этом к D- входу четвертого триггера 4 нужно подключить его инверсный выход.The connection of the inputs of the RS-flip-flop 5 can be reversed, while to the D-input of the fourth flip-flop 4 you need to connect its inverse output.
Использование нар ду с DC-триггерами 1-4 RS-триггера 5 (а не JK-триг- гера) позвол ет сохранить быстродействие устройства.Using along with DC-triggers 1-4 RS-flip-flop 5 (and not JK-flip-flop) allows you to maintain the speed of the device.
30thirty
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853961382A SU1295525A2 (en) | 1985-10-04 | 1985-10-04 | Decoding device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853961382A SU1295525A2 (en) | 1985-10-04 | 1985-10-04 | Decoding device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1127089 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1295525A2 true SU1295525A2 (en) | 1987-03-07 |
Family
ID=21200069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853961382A SU1295525A2 (en) | 1985-10-04 | 1985-10-04 | Decoding device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1295525A2 (en) |
-
1985
- 1985-10-04 SU SU853961382A patent/SU1295525A2/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1127089, кл. Н 03 М 5/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0040632A1 (en) | Data processing system with serial data transmission between subsystems. | |
SU1295525A2 (en) | Decoding device | |
FR2432246A1 (en) | METHOD AND CIRCUIT FOR DECODING A CMI-CODE BINARY SIGNAL | |
US4503472A (en) | Bipolar time modulated encoder/decoder system | |
KR920702096A (en) | Circuit to Decode Binary Information | |
GB1507041A (en) | Circuit arrangements for decoding data signals | |
GB1312550A (en) | System for the transmission of information at very low signal- to-noise ratios | |
JPS56141640A (en) | Pulse detection circuit | |
SU1325707A1 (en) | Code converter | |
SU1522410A2 (en) | Decoder | |
SU1241481A2 (en) | Decoding device | |
SU1495998A1 (en) | Code converter | |
JPS5744359A (en) | Code conversion system | |
SU1656688A1 (en) | Device for detecting errors of digital signal in controlled codes | |
EP0638213B1 (en) | Data signal decoding device | |
SU991606A2 (en) | Decoding device | |
SU1236615A1 (en) | Decoder | |
SU1290532A1 (en) | Decoding device | |
KR920005363B1 (en) | Code mark inversion(iii) decoder | |
SU1163478A1 (en) | Binary code-to-bipulse code converter | |
SU1256199A2 (en) | Frequency divider with 3:1 countdown | |
SU1640826A1 (en) | Manchester code adaptive decoder | |
SU1545326A1 (en) | Time-pulse code decoder | |
DE3679351D1 (en) | CIRCUIT ARRANGEMENT FOR RECOVERY OF THE CLOCK OF AN ISOCHRONOUS BINARY SIGNAL. | |
JPS55125514A (en) | Digital demodulation circuit |