SU1287256A1 - Programmable generator of time intervals - Google Patents

Abstract

Изобретение может быть использовано в ииформационно-измеритель- ной технике и в различной микропроцессорной радиоэлектронной аппаратуре . Целью изобретени   вл етс  расширение диапазона формируемых временных интервалов. Програ1« ируемый формирователь временных интервалов содержит делитель 3 частоты, программируемые таймеры 1, 2 и D-триггер 4. Дл  достижени  цели в формирователе вход делител  3 частоты соединен с тактовым входом программируемого таймера 2, стробируемый вход которого подключен к входу установки D-триггера 4 и к выходу программируемого таймера 1, тактовый вход которого соединен с выходом делител  3 частоты. Дачный формирователь при увеличении длительности формируемого интервала времени не требует дополнительных аппаратурных затрат., 2 ил. (ЛThe invention can be used in information and measuring equipment and in various microprocessor-based electronic equipment. The aim of the invention is to expand the range of time slots being formed. The programmable time interval former contains a frequency divider 3, programmable timers 1, 2, and D-flip-flop 4. To achieve the goal, the divider 3 frequency input is connected to the clock input of the programmable timer 2, the gated input of which is connected to the D-trigger 4 installation input and to the output of the programmable timer 1, the clock input of which is connected to the output of the divider 3 frequency. The dachshaper with an increase in the duration of the formed time interval does not require additional hardware expenditures., 2 Il. (L

Description

фиг.Гfig.G

1 one

Изобретение относитс  к импульсной технике и может быть использовано в информационно-измерительной технике в различной микропроцессорной радиоэлектронной аппаратуре.The invention relates to a pulse technique and can be used in information and measurement technology in various microprocessor-based electronic equipment.

Целью изобретени   вл етс  расширение диапазона формируемых временных интервалов при обеспечении заданной дискретности.The aim of the invention is to expand the range of time intervals to be formed while ensuring a given discreteness.

На фиг. 1 представлена функцио- нальна  схема программируемого формировател  временных интервалов; на фиг. 2 - временные диаграммы, по сн ющие работу устройства.FIG. 1 shows a functional diagram of a programmable time interval shaper; in fig. 2 - timing diagrams for the operation of the device.

Программируемый формирователь временных интервалов содержит пер- вьй и второй программируемые таймеры 1 и 2f делитель частоты 3,0 - триггер 4, входную шину 5 импульсной последовательности, информацион- но-управл юпгую шину 6, шину 7 Пуск шину 8 Сброс.The programmable time interval shaper contains the first and second programmable timers 1 and 2f frequency divider 3.0 - trigger 4, the input bus 5 of the pulse sequence, information control and control bus 6, the bus 7 Start bus 8 Reset.

Входна  шиНа 5 импульсной последовательности соединена с тактовым входом программируемого таймера 2 . и входом делител  частоты 3, у которого выход соединен с тактовым входом программируемого таймера 1. Инна 7 Пуск и шина 8 Сброс устройства соответственно соединены со стробирующим входом программируемого таймера 1 и R-входом D-триггера 4. Выход программируемого таймера 1 соединен с S-входом D-триггера 4 и стробирующим входом программируемого таймера 2, у которого выход соединен с С-входом D-триггера 4. D-вход D- триггера 4 соединен с уровнем логического нул , а выход D-триггера 4  вл етс  выходом формировател . Кроме того, информационные, адресные и управл ющие входы программируемых таймеров 1, 2 соединены с информационно-управл ющей шиной 6.The input bus 5 of the pulse sequence is connected to the clock input of the programmable timer 2. and the input of frequency divider 3, in which the output is connected to the clock input of the programmable timer 1. Inna 7 Start and bus 8 Reset the device, respectively, are connected to the gate input of the programmable timer 1 and the R input of the D flip-flop 4. The output of the programmable timer 1 is connected to S- the input of the D-flip-flop 4 and the gate input of the programmable timer 2, in which the output is connected to the C-input of the D-flip-flop 4. The D-input of the D-flip-flop 4 is connected to the logic zero level, and the output of the D-flip-flop 4 is the output of the ramp. In addition, the information, address and control inputs of programmable timers 1, 2 are connected to the information control bus 6.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии D-триггера 4 сброшен кратковременным импульсом по шине 8 Сброс и на его выходе устанавливаетс  уровень логического нул . Делитель частоты 3 находитс  в режиме счета импульсов частоты внешнего генератора. Программируемые таймеры 1 и 2 запрограммированы по информационным , адресным и управл ющим входам по информационно-управл ющим шинам дл  работы в режиме одновиб- ратора, при этом вводимые в них козф In the initial state, the D-flip-flop 4 is reset by a short pulse on the bus 8 Reset and a logic zero level is set at its output. Frequency divider 3 is in the pulse counting mode of an external oscillator. Programmable timers 1 and 2 are programmed via information, address and control inputs on information and control buses for operation in the one-oscillator mode, while

872562872562

фициенты К,, К , определ ющие длительности выходных импульсов, выбираютс  из соотношени The caps K, K, which determine the duration of the output pulses, are selected from the ratio

Т„(К,,.К,-ь К,-ь 1), (1) 5 где Т - длительность формируемого  Т „(К ,,. К, -ь К, -ь 1), (1) 5 where Т is the duration of the formed

временного интервала; Т - период частоты внешнего генератора импульсов; К.- коэффициент делени  делите1Пtime interval; T is the period of the frequency of the external pulse generator; K.- division ratio of 1P

л  частоты. l frequency.

Работа устройства начинаетс  по приходе по шине 7 рабочего (положительного ) фронта на стробирующий вход программируемого таймера IThe operation of the device starts after the arrival on bus 7 of the working (positive) front to the gate of the programmable timer I

(фиг.2 6). В момент прихода первого рабочего отрицательного фронта импульса с выхода делител  частоты 3 (фигс2$) на тактовый вход таймера 1 на его выходе устанавливаетс  низкий (figure 2 6). At the moment of arrival of the first working negative edge of the pulse from the output of frequency divider 3 (FIG 2 $) to the clock input of timer 1, its output is set low

логический уровень (фиг. 2-2), перево- д щий по входу S D-триггер 4 в единичное состо ние. По окончании формировани  импульса на выход программируемого таймера 1 устанавливаетс  высокий логический уровень и положительным перепадом, поступающим на стробирующий вход программируемого таймера 2, разрешаетс  формирование второго однократного импульса. Фор мирование импульса начнетс  по приходе на тактовый вход по шине 5 (фиг. 2а) программируемого таймера 2 рабочего (отрицательного) фронта импульса частоты внешнего генерат 3ра, the logic level (Fig. 2-2), which transmits the D-flip-flop 4 to the one state at the input S. At the end of the pulse shaping, the output of the programmable timer 1 is set to a high logic level and the formation of the second single pulse is allowed by a positive difference to the gate input of the programmable timer 2. Formation of a pulse will begin upon arrival at the clock input via bus 5 (Fig. 2a) of programmable timer 2 of the working (negative) front of the frequency pulse of the external oscillator 3p,

35 при этом передний фронт формируемого ш пульса будет задержан относительно заднего фронта сформированного программируемым таймером 1 на величину Тд, котора  войдет в общее врем  получаемого временного интервала. По окончании второго импульса положительным перепадом с выхода программируемого таймера 2 (фиг.2 а) в О - триггер 4 будет записан логический ноль с D-входа. Таким образом, на выходе D-триггера 4 сформируетс  временной интервал длительностью f в соответствии с выражением 1 (фиг.2е).35, while the leading edge of the generated pulse pulse will be delayed relative to the falling edge formed by the programmable timer 1 by the value of TD, which will be included in the total time of the received time interval. At the end of the second pulse by a positive difference from the output of the programmable timer 2 (FIG. 2 a), a logical zero from the D input will be written to trigger O. Thus, at the output of D-flip-flop 4, a time interval of duration f is formed in accordance with expression 1 (Figure 2e).

((

Claims (1)

- Формула изобретени - Invention Formula Программируемый формирователь временных интервалов, содержаш 1й делитель частоты, первый и второй прог- 55 раммируемые таймеры, информационные, . адресные и управл ющие входы которых соединены с информационно-управл гацей шиной, D-триггер, тактовый вход которого соединен с выходом второгоProgrammable time interval former, containing the 1st frequency divider, the first and second programmers, informational, 55 programmable timers. the address and control inputs of which are connected to the information and control bus by a bus, the D-flip-flop, the clock input of which is connected to the output of the second 4040 31283128 программируемого тгчймера, отличающийс  тем, что, с целью расширени  диапазона формируемых временных интервалов при обеспечении заданной дискретности, в нем входна  шина импульсной последовательности через делитель частоты соединена с тактовым входом первого программируемого таймера,, стробирующий вход кото72564programmable timer, characterized in that, in order to expand the range of time intervals to be formed while ensuring a given discreteness, the input bus of the pulse sequence in it is connected to the clock input of the first programmable timer through the frequency divider, which is 252564 рого соединен с шиной Пуск, выход первого программируемого таймера соединен с входом установки D-триг- гера и стробирующим входом второгоconnected to the Start bus; the output of the first programmable timer is connected to the input of the D-flip-flop installation and the gate input of the second 5 программируемого таймера, тактовый вход которого соединен с входной шиной импульсной последовательности вход установки в ноль D-триггера соединен с шиной Сброс.5 programmable timer, the clock input of which is connected to the input bus pulse sequence input set to zero D-flip-flop connected to the bus Reset. шлпллшшллашжитshlplshshlashzhit ., . фуг. 2fug. 2 гg r Гo(/f5«/fr + r Go (/ f5 "/ fr +