SU1280698A1 - Shaft turn angle-to-digital converter - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством. С целью повьш1ени  точности, быстродействи  и расширени  функциональных -возможностей в преобразователь угла поворота вала в код, содержащий формирователь 1 переменного напр жени , синусно-косинусный. вращающийс  трансформатор 2 (СКВТ), блок 3 одновибратора , регистр 4 последовательного приближени  (РПП), первый 10 и второй II блоки пам ти, первый 13 и второй 14 цифроаналоговые преобразователи (ЦАП), первый компаратор 15, введены первый 6 и второй 7 выпр мители , формирователь 5 кода октантов, коммутатор 12, второй компаратор 1б, блок 9 элементов ИСКЛЮЧАЮЩЕЕ РШИ, первый 17, второй 18 и третий 19 регистры . Пр моугольные сигналыс выхода формировател  I переменного напр жени  поступают в первичную обмотку СКВТ. Выходные напр жени  СКВТ привод тс  в первый квадрант двум  двухполупериодными выпр мител ми 6, 7, выходные напр жени  которых перемножаютс  на двух ЦАП 13, 14 с кодами модулей синуса и косинуса, получаемых путем распространени  октантных функций, записанных в двух ках пам ти 10, II на угол, приведен (Л ный в первый квадрант. Разность между выходными напр жени ми двух ПАП сводитс  к нулю в РПП 4, который запускаетс  на каждом полупериоде напр жени  питани  СКВТ. Выходной код РПП при помощи блока элементов ИСЮЖ)ЧАЮЩЕЕ ИЛИ, управл емого младшим разр дом кода октантов, преобразуетс  IND в код угла СКВТ в пределах первого 00 октанта. Знаки синуса и косинуса вы вл ютс  на компараторах, а код октантов формируетс  по знакам и соот ношению модулей синуса и косинуса. 00 3 з.п. ф-лы, 3 ил.The invention relates to the field of automation and computing and can be used to connect analog information sources with a digital computing device. In order to increase the accuracy, speed and expansion of functional capabilities in the converter of the angle of rotation of the shaft into a code containing a variable voltage driver 1, sine-cosine. rotary transformer 2 (SCRT), one-shot block 3, sequential approximation register 4 (RPP), first 10 and second II memory blocks, first 13 and second 14 digital-to-analog converters (DAC), first comparator 15, the first 6 and second 7 rectifiers are introduced Miteli, shaper 5 code octants, switch 12, second comparator 1b, block 9 elements EXCLUSIVE RSHI, first 17, second 18 and third 19 registers. Rectangular signals from the output of an AC voltage driver I are fed to the primary winding of the SFC. The output voltages of the SCRT are brought into the first quadrant by two full-wave rectifiers 6, 7, the output voltages of which are multiplied by two DACs 13, 14 with the sine and cosine modulus codes obtained by distributing the octant functions recorded in two memory 10, II at an angle, is given (L in the first quadrant. The difference between the output voltages of two PAs is reduced to zero in DFG 4, which is triggered at each half-cycle of the power supply voltage of the SSCT. The DGP output code using the SUSH element block) being young This digit is the octant code, the IND is converted to the ACS angle code within the first 00 octant. The sine and cosine signs are detected on the comparators, and the octant code is generated from the signs and the ratio of the sine and cosine modules. 00 3 h.p. f-ly, 3 ill.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  св зи аналоговых источников информации с цифровьм вычислительным устройством.The invention relates to automation and computing and can be used to connect analog information sources with a digital computing device.

Цель изобретени  - повышение точности , быстродействи  и расширение функциональных возможностей преобразовател  угла поворота вала в код.The purpose of the invention is to improve the accuracy, speed and expansion of the functionality of the converter angle of rotation of the shaft in the code.

На фиг. 1 изображена структурна  схема предлагаемого преобразовател ; на фиг. 2 - структурна  схема формировател  кода октантов; на фиг. 3 временна  диаграмма работы преобразовател .FIG. 1 shows the structural scheme of the proposed converter; in fig. 2 - block diagram of the shaper code octants; in fig. 3 temporary diagram of the converter.

Преобразователь угла поворота.вал в код содержит формирователь 1 переменного напр жени , синусно-косинусный вращающийс  трансформатор (СКВТ) 2, блок 3 одновибраторов J состо щий из двух последовательно соединенных одновибраторов, регистр 4 последовательного приближени , формирователь 5 кода октантов, первый 6 и второй 7 вьтр мители, блок 8 инверторов, блокThe rotation angle converter. The shaft contains a variable voltage shaper 1, a sine-cosine rotating transformer (CCWT) 2, a one-vibrator block 3 J consisting of two series-connected single-oscillators, a sequential approximation register 4, a shaper 5 octant code, the first 6 and the second 7 meters, block 8 inverters, block

9элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый9 elements EXCLUSIVE OR, first

10и второй 11 блоки пам ти, коммутатор 12, первый 13 и второй 14 дифроаналоговые преобразователи (ЦАП), первый 15 и второй 16 компараторы,10 and the second 11 memory blocks, the switch 12, the first 13 and the second 14 diffracted-analog converters (D / A converters), the first 15 and the second 16 comparators,

первый 17, второй 18 и третий 19 регистры .first 17, second 18 and third 19 registers.

Формирователь 1 переменного напр жени  содержит последовательно соединенные генератор 20 импульсов, делитель 21 частоты и усилитель 22 мощности.The alternating voltage driver 1 comprises a pulse generator 20 in series, a frequency divider 21 and a power amplifier 22.

Коммутатор 12 содержит инвертор 23, первый 24 и второй 25 блоки элементов И-ИЛИ.Switch 12 includes an inverter 23, the first 24 and second 25 blocks of elements AND-OR.

Формирователь 5 кода октантов содержит первый 26 и второй 27 компараторы , первый 28, второй 29, третий 30 и четвертьй 31 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ.The shaper 5 code octants contains the first 26 and second 27 comparators, the first 28, the second 29, the third 30 and the fourth 31 elements EXCLUSIVE OR.

Усилитель 22 мощности может быть вьтолнен на двух переключател х по мостовой схеме, в диагональ которой включена первична  обмотка СКВТ 2. Управление переключател ми производитс  выходными сигналами делител  2 частоты.The power amplifier 22 can be connected to two switches using a bridge circuit, in the diagonal of which the primary winding of the SSCT 2 is turned on. The switches are controlled by the output signals of the splitter 2 frequency.

Преобразователь угла поворота вала в код работает следующим образом.Converter angle of rotation of the shaft in the code works as follows.

Генератор 20 вырабатьгоает тактовы импульсы (фиг.За). В делителе 21 формируютс  пр моугольные импульсы скважностью 2 с частотой напр жени The generator 20 produces clock pulses (fig.Za). In the divider 21, rectangular pulses are generated with a ratio of 2 and a voltage frequency

питани  СКВТ 2, которые усиливаютс  по мощности в усилителе 22 (фиг. Зб). На выходе СКВТ 2 формируютс  пр моугольные импульсы (фиг. Зв), промодулированные по амплитуде в функции синуса и косинуса угла 9 поворота вала СКВТ 2. Выпр мители 6 и 7 осуществл ют двухполупериодное выпр мление выходных сигналов СКВТ 2 (фиг. Зг и Зд, Одновременно компараторы 26 и 27 формировател  5 вырабатывают единичные сигналы, соответствующие положительным полупериодам выходных напр жений СКВТ 2.power supply ACS 2, which are amplified by power in the amplifier 22 (Fig. 3B). At the output of SSC 2, rectangular pulses are formed (Fig. 3 Sv) modulated in amplitude as a sine and cosine of the angle 9 of the rotation of the SSC 2 shaft. Rectifiers 6 and 7 perform a full-wave rectification of the output signals of SSC 2 (Fig. W and H, At the same time, the comparators 26 and 27 of the imaging unit 5 produce single signals corresponding to the positive half periods of the output voltages of the ACS 2.

На выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 28, 30 и 31 формируютс  логические сигналы, соответствующие значени м первого, второго и третьего разр дов кода угла 0 (код октанта), причем значение первого (старшего) разр да совпадает со знаком функции sin6, а на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 29 формируетс  логический сигнал, соответствующий знаку функции cosS, т.е.At the outputs of the EXCLUSIVE OR elements 28, 30 and 31, logical signals are formed corresponding to the values of the first, second and third bits of the angle code 0 (octant code), and the value of the first (senior) bit coincides with the sign of the function sin6, and at the output of the element EXCLUSIVE OR 29 a logical signal is generated corresponding to the sign of the cosS function, i.e.

и,, -и,,and ,, s ,,

Uj8 Us,Uj8 Us,

из. и.of. and.

и and

U -U e-UjgU -U e-Ujg

ioio

Значени  логических сигналов в диапазоне О - 2 при единичном и нулевом выходных сигналах делител  21 приведены в таблице.The values of logical signals in the O – 2 range with the single and zero output signals of the divider 21 are given in the table.

Выходные напр жени  выпр мителей 6 и 7 сравниваютс  на компараторе 16, в результате чего на его выходе фор-j мируетс  логический сигнал, принимающий следующее значение:The output voltages of the rectifiers 6 and 7 are compared at the comparator 16, as a result of which a logical signal is received at its output j for the following value:

и,б 0, если , ; U,, 1 , еслиand, b 0, if,; U ,, 1, if

если ; if a ;

и,б-1and b-1

и. б и .and. b and.

Первый одновибратор блока 3The first one-shot block 3

запускаетс  по фронту сигнала на каждом полупериоде выходного напр жени  делител  21 частоты. На выходе блока 3 одновибраторов через врем  t,, , рав5 ное времени нарастани  выходных напр жений СКВТ 2 до установившегос  значени , формируетс  импульс отрицательной пол рности (фиг. Зё).runs on the signal edge at each half-period of the output voltage of the 21 frequency divider. At the output of block 3 of one-shot, after a time t ,, equal to the rise time of the output voltages of SQPE 2 to a steady-state value, a negative polarity pulse is formed (Fig. 3e).

В регистре 4 обеспечиваетс  режимRegister 4 provides the mode

0 поразр дных уравновешиваний.. Цифровые выходы регистра 4 подключены к входам блока 11 пам ти непосредственно и через блок 8 инверторов - к входу блока 10 пам ти. В блоках 100 bit balances. The digital outputs of register 4 are connected to the inputs of the memory block 11 directly and through the block 8 of inverters to the input of the memory block 10. In blocks of 10

Claims (4)

5 и 11 записаны,табличные значени  функции sin от О до Y7/2 и от /2 до 1 при изменении входного кода от нулевого до максимального значени  (например, БИС К505РЕЗ 0068-0071). При этом на выходах блоков 10 и 11 формируютс  коды co3N и sinN в пределах первого октанта. В первом, четвертом, п том и вось мом октантах на выход блока 25 проходит код с выхода блока 11 пам ти, а на выход блока 24 - код с выхода блока 10 и наоборот, во втором, третьем , шестом и седьмом октантах на Выход блока 25 проходит код с выхода Ьлока 10, а на выход блока 24 - код с выхода блока И, т.е.: W,,,.sinN, N cosN в первом. 25 четвертом, п том и восьмом октантах N-J cosN, N sinN во втором, третьем, шестом и седьмом октантах. На выходах ЦАП 14 и 13 формируют с  аналоговые сигналы, равные произ ведению сигналов на их цифровых и аналоговых входах. На выходе компаратора 13 формируетс  сигнал, пропорциональный разности выходных напр жений ЦАП 13 и14 Полученное рассогласование сводит с  к нулю по методу поразр дных урав новешиваний в регистре 4, который за пускаетс  на каждом полупериоде сигнала делител  21. Поразр дные уравновешивани  осуществл ютс  на интервале At, когда выходные сигналы СКВТ 2 остаютс  неизменными во времени . Каждый цикл преобразовани  сос тоит из m тактов (фиг. Зж и Зз). По окончании последнего такта на циклическом выходе регистра 4 формируетс  нулевой логический уровень (фиг. Зи) При этом код N на выходе регистра 4 св зан с модулем синуса и косинуса sinYHsinQl, coslf lcoB91 соотношением f в первом, четвертом, п том и восьмом октантах; N «/2- во втором, третьем, шее-том и седьмом октантах. Выражение дл  0 можно записать в следующем виде: 9 5i/4 (п-1 )+N в нечетных октанта & Я/4 (п-1 )+N в четных октантах; где N - инверсное значение выходного кода регистра 4 определ емое выражением N A/4-N. Код с выхода регистра 4 поступает на вход блока 9, другой вход которого управл ет третьим разр дом кода угла. При этом на выход блока 9 в не четных октантах проходит пр мой код N, а четных октантах - инверсный код N. Код угла с выхода блока 9 совместно с кодом октантов представл ют код угла в в диапазоне О - 2. На выходах блоков 25 и 24 формируютс  коды модулей синуса и косинуса угла S N„5 sin)f lsin9l, N cosy lcosei . Коды модулей и знаки функций sin6 и COS0, а также код угла ft записываютс  в регистры 19, 18 и 17 по отрицательному фронту импульса с циклического выхода регистра 4, Расширение функциональных возможностей преобразовател  за счет получени  кодов синуса и косинуса угла вполне обосновано при использовании подобных устройств, например, дл  формировани  развертывающих напр жений электронно-лучевой трубки, которые формируютс  путем перемножени  кодов синуса и косинуса с пилообразным напр жением, прикладываемым к аналоговым входам умножающих ЦАП. Поскольку преобразователь включаетс  на каждом полупериоде изменени  напр жени  питани  СКВТ 2, быстродействие его при одинаковой частоте напр жени  питани  повьшхаетс  в два раза . За счет параллельного формировани  трех старших разр дов кода угла достигаетс  сокращение длительности цикла преобразовани . Статическа  погрешность преобразовател  обусловлена в основном погрешностью ЦАП 13 и 14 и выпр мителей 6 и 7. Поскольку в преобразователе исключены блоки выборки - хранени , то и исключены их инструментальные погрешности , которые больше погрешностей выпр мителей. Формула изобретени  1. Преобразователь угла поворота вала в код, содержащий формирователь переменного напр жени , первьш и второй выходы которого подключены к вхоам синусно-косинусного вращающегос  рансформатора, блок одновибраторов, егистр последовательного приближеи , группа выходов которого через лок инверторов подключена к входам ервого блока пам ти, второй блок па  ти, первый и второй цифроаналогоые преобразователи, выходы которых одключены к входам первого компара .тора, выход первого компаратора подключен к информационному входу регистра последовательного приближени , отличающийс  тем, что, с целью повышени  точности, быстродействи  и расширени  функциональных возможностей преобразовател , в него введены первый и второй выпр мители , формирователь кода октантов, коммутаторj второй компаратор, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй и третий регистры, первый и второй выходы синусно-кисинусного вращающегос  трансформатора подключены к входам первого и второго выпр мителей соответственно и к первому и второму входам формировател  кода октантов, третий вход которого соединен с третьим выходом формировател  переменного напр жени , четвертый вход - с выходом второго компаратора , а первый, второй и третий выходы подключены к входам старших разр дов первого регистра, выходы первого и второго выпр мителей подключены к аналоговым входам первого и второго цифроаналоговых преобразователей соответственно и к входам второго компаратора, выход которого подключен к управл ющему входу коммутатора , перва  и втора  группы информационных входов коммутатора соединены соответственно с выходами первого и второго блоков пам ти, перва  группа входов коммутатора подключена к цифровым входам первого цифроаналогового преобразовател  и к группе входов второго регистра, втора  группа выходов коммутатора подключена к цифровым входам второго цифроаналогового преобразовател  и к группе входов третьего регистра, группа выходов регистра последовательного приближени  подключена к входам второго блока пам ти и к информационным входам блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого подключены к входам младших разр дов первого регистра , первый, третий и четвертый выходы формировател  кода октантов подключены соответственно к знаковому разр ду третьего регистра, к управл ющему входу блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и к знаковому разр ду второго регистра, третий выход формировател  переменного напр жени  подключен к входу блока одновибраторов , выход которого и четвертый выход формировател  переменного напр жени  подключены соответственно к установочному и тактовому входам регистра последовательного приближени , выход которого подключен к синхронизирующим входам первого, второго и третьего регистров,5 and 11 are recorded, the tabular values of the sin function from O to Y7 / 2 and from / 2 to 1 when the input code changes from zero to maximum (for example, LSI K505REZ 0068-0071). In this case, at the outputs of blocks 10 and 11, the codes co3N and sinN are formed within the first octant. In the first, fourth, fifth, and eighth octants, the output from block 25 passes the code from the output of memory block 11, and to the output of block 24, the code from the output of block 10 and vice versa, in the second, third, sixth and seventh octants to the Output of block 25 passes the code from the output of block 10, and to the output of block 24 - the code from the output of the AND block, that is, W ,,,. SinN, N cosN in the first. 25 fourth, fifth and eighth octants N-J cosN, N sinN in the second, third, sixth and seventh octants. At the outputs, the D / A converters 14 and 13 form analog signals equal to the product of the signals at their digital and analog inputs. At the output of the comparator 13, a signal is generated that is proportional to the difference in the output voltages of the D / A converter 13 and 14. The resulting error reduces to zero by the method of bit balances in register 4, which is triggered at each half-period of the divider 21 signal. when the output signals of SSC 2 remain unchanged in time. Each conversion cycle is composed of m cycles (Fig. ZJ and ZZ). At the end of the last clock cycle, a zero logic level is formed at the cyclic output of register 4 (Fig. 3i). In this case, the N code at the output of the register 4 is connected with the sine and cosine module sinYHsinQl, coslf lcoB91 by the ratio f in the first, fourth, fifth, and eighth octants; N "/ 2- in the second, third, neck-and seventh octants. The expression for 0 can be written as follows: 9 5i / 4 (n-1) + N in odd octant & I / 4 (p-1) + N in even octants; where N is the inverse of the output code of the register 4 defined by the expression N A / 4-N. The code from the output of register 4 is fed to the input of block 9, another input of which controls the third digit of the angle code. At the same time, the output of block 9 in even-numbered octants is passed by the direct code N, and even-numbered octants - by the inverse code N. The angle code from the output of block 9 together with the code of octants represents the angle code in the range O - 2. At the outputs of blocks 25 and 24, the modulus codes of the sine and cosine of the angle SN „5 sin) f lsin9l, N cozy lcosei are formed. Module codes and the signs of the functions sin6 and COS0, as well as the angle code ft, are recorded in registers 19, 18 and 17 on the negative edge of a pulse from the cyclic output of register 4. The functionality of the converter is enhanced by obtaining sine and cosine of angle codes by using similar devices. for example, to form the sweep voltages of the cathode ray tube, which are formed by multiplying the sine and cosine codes with the sawtooth voltage applied to the analog inputs of the multiplying DAC. Since the converter is turned on at each half-period of the change in the supply voltage of the SCRT 2, its speed at the same frequency of the supply voltage is twice as high. By concurrently forming the three most significant bits of the angle code, a reduction in the duration of the conversion cycle is achieved. The static error of the converter is mainly due to the error of the D / A converters 13 and 14 and rectifiers 6 and 7. As the converter excludes the sample-storage blocks, their instrumental errors, which are larger than the errors of the rectifiers, are also excluded. Claim 1. Shaft rotation angle converter into a code containing an alternating voltage driver, the first and second outputs of which are connected to the inputs of a sine-cosine rotary transformer, a single-vibrator unit, its own sequence approximation, the group of outputs of which through an inverter lock is connected to the inputs of the first memory unit the second block of the first, second and second digital-to-analog converters, the outputs of which are connected to the inputs of the first comparator, the output of the first comparator is connected to the information the sequential approximation register, characterized in that, in order to improve the accuracy, speed and functionality of the converter, the first and second rectifiers, the octant code generator, the second comparator j, the block of EXCLUSIVE OR, first, second and third registers are entered into it , the first and second outputs of the sinus-acidic rotating transformer are connected to the inputs of the first and second rectifiers, respectively, and to the first and second inputs of the octant code generator, t The third input is connected to the third output of the alternating voltage driver, the fourth input is connected to the second comparator, and the first, second and third outputs are connected to the inputs of the higher bits of the first register, the outputs of the first and second rectifiers are connected to the analog inputs of the first and second digital-analog outputs converters, respectively, and to the inputs of the second comparator, the output of which is connected to the control input of the switch, the first and second groups of information inputs of the switch are connected respectively to you With the first and second memory blocks, the first group of inputs of the switch is connected to the digital inputs of the first digital-to-analog converter and to the group of inputs of the second register, the second group of outputs of the switch is connected to the digital inputs of the second digital-analog converter and the group of inputs of the third register is connected to the inputs of the second memory block and to the information inputs of the block of elements EXCLUSIVE OR, the outputs of which are connected to the inputs of the lower bits of the first the first register, the first, third and fourth outputs of the shaper of the octant code are connected respectively to the sign bit of the third register, to the control input of the block of the EXCLUSIVE OR elements and to the sign bit of the second register, the third output of the shaper of the alternating voltage is connected to the input of the one-shot vibrator; which and the fourth output of the alternating voltage driver are connected respectively to the installation and clock inputs of the serial approximation register, the output of which is connected to the synchronization to the relevant inputs of the first, second and third registers, 2,Преобразователь по п. 1, о т личающийс  тем, что формирователь переменного напр жени  содержит последовательно соединенные генератор импульсов, делитель частоты и усилитель мощности, выходы которого  вл ютс  первым и вторым выходами формировател  .переменного2, the converter according to claim 1, wherein the variable voltage driver comprises a series-connected pulse generator, a frequency divider and a power amplifier, the outputs of which are the first and second outputs of the variable-voltage driver 5 напр жени , третьим и четвертым выходами которого  вл ютс  соответственно выходы делител  частоты и генератора импульсов,5 voltage, the third and fourth outputs of which are respectively the outputs of the frequency divider and the pulse generator, 3,Преобразователь по п, 1, о т0 личающийс  тем, что коммутатор содержит инвертор, первый и второй блоки элементов И-ИЛИ, каждый из которых содержит первый и второй управл ющие входы и первую и вторую3, The converter according to claim 1, 1, wherein the switch comprises an inverter, the first and second blocks of AND-OR elements, each of which contains first and second control inputs and the first and second группы информационных входов, вход инвертора  вл етс  управл ющим входом коммутатора и подключен к первым управл ющим входам первого и второго блока элементов И-ИЛИ, а выход инвертора подключен к вторым управл ющим входам первого и второго блока элементов И-ИЛИ, перва  группа информационных входов второго блока элементов И-ИЛИ соединена с второй 5 группой информационных входов первого блока элемента И-ИЛИ и  вл етс  первой группой информационных входов коммутатора, перва  группа информационных входов первого блока элемен40 тов И-ИЛИ соединена с второй группой информационных входов второго блока элементов И-ИЛИ и  вл етс  второй группой информационных входов коммутатора , а выходы первого и второго 45 блоков элементов И-ИЛИ  вл ютс  соответственно , первой и второй группой выходов коммутатора, 1 groups of information inputs, the input of the inverter is the control input of the switch and connected to the first control inputs of the first and second block of AND-OR elements, and the output of the inverter is connected to the second control inputs of the first and second block of AND-OR elements, the first group of information inputs The second block of the AND-OR elements is connected to the second 5 group of information inputs of the first block of the AND-OR element and is the first group of information inputs of the switch, the first group of information inputs of the first block of IL-IL elements And is connected to the second group of information inputs of the second block of AND-OR elements and is the second group of information inputs of the switch, and the outputs of the first and second 45 blocks of the AND-OR elements are respectively the first and second group of outputs of the switch, 1 4. Преобразователь по п, 1, о т 20 личающийс  тем, что формирователь кода октантов содержит первый и второй компараторы, первый, второй, третий и четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы первосс- го и второго компараторов  вл ютс  соответственно, первым и вторым входами формировател  кода октантов, вторые входы первого и второго компараторов подключены к общей шине. а выходы первого и второго компараторов подключены к одним входам первого и йторого элементов ИСКЛЮЧАЩЕЕ ИЛИ, другие входы которых объединены и  вл ютс  третьим входом формировател  , а выходы подключены к входам третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к од12 88 ному входу четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход которого  вл етс  четвертым входом формировател , выходы первого, третьего, чет- вертого, второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ  вл ютс  соответственно, первым, вторым, третьим и четвертым выходами формировател  кода октантов.4. The converter according to claim 1, 20, and 20, which means that the shaper of the octant code contains the first and second comparators, the first, second, third and fourth elements are EXCLUSIVE OR, the first inputs of the primary and second comparators are, respectively, the first and second the inputs of the shaper code octants, the second inputs of the first and second comparators are connected to the common bus. and the outputs of the first and second comparators are connected to one inputs of the first and second elements EXCLUSIVE OR, the other inputs of which are combined and are the third input of the driver, and the outputs are connected to the inputs of the third element EXCLUSIVE OR, the output of which is connected to the single input of the fourth element EXCLUSIVE OR whose other input is the fourth driver input, the outputs of the first, third, fourth, second elements EXCLUSIVE OR are respectively the first, second, third, and fourth outputs of the tors, octants code. ГЛGL Фиг.55