SU1277165A2 - Устройство дл сокращени избыточности информации - Google Patents

Abstract

Изобретение относитс  к телеметрии и позвол ет повысить достоверность сокращенной информации эа счет использовани  цифрового элемента пам ти (регистра) существенных отсчетов . Устройство работает по алгоритму предсказател  нулевого пор дка и содержит блок сравнени , формирователь модели сигнала, блок управлени  и ключ. Изобретение дополнительное к авт.св. № 1100634. 1 ил.

Description

Изобретение относитс  к телеметрии . Целью изобретени   вл етс  повышение достоверности сокращенной информации . На чертеже представлена функциональна  схема устройства. Схема включает блок 1 сравнени , выполненный на элементе 2 сравнени  и пороговом элементе 3, формирователь 4 модели сигнала выполненный на аналого-и51фровом преобразователе 5, элементе 6 задержки, регистре 7 Пам ти н цифроаналоговом преобразов:ателе 8, ключ 9 и блок 10 управлени , выполненный на триггерах 11 и 12, элементах 13 и 14, И, элементах 15 и 16 задержки и формирователе 17 импульсов. Устройство работает следующим образом . Сигнал от датчика поступает на информационный вход устройства (на первый вход элемента 2 сравнени  и вход преобразовател  5), на второй вход элемента 2 сравнени  поступает сигнал с выхода преобразовател  8. Сигнал с выхода преобразовател  8 имеет амплитуду, соответствунлцую амплитуде последнего переданного существенного отсчета. При несовпадении амплитуд сигналов элемент 2 сравнени  выдает сигнал несовпадени . По достижении сигналом с выхода элемента 2 величины, превышающей порог срабатывани  порогового элемента 3 (порог срабатывани  устанавливаетс  исход  из требуемой погрешности апроксимащш измер емого сигнала),, последний вьщает сигнал, который, прой р  через элемент 13 И, поступает на вход формировател  17. Формировател 17 по переднему фронту сигнала высокого уровн , поступившего на его вхо формирует импульс, который с выхода формировател  17-поступает на вход триггера 11, управл юищй вход преобразовател  5 и вход элемента 6 задержки . При этом на выходе триггера 11 устанавливаетс  низкий нулевой по тенциал, запрещаюш 1Й прохождение си нала с выхода блока 1 через элемент 13 И, преобразователь 5 образует ам плитуду сигнала, действующего на ег информационном входе, в двоичный; код Цифровой сигнал с выхода преобразов тел  5 поступает на входы регистра пам ти. Импульс, поступивший на вход элемента 6 задержки, через врем  задержки , достаточное дл  окончани  цикла преобразовани  аналогового сигнала в цифровой в преобразователе 5, с выхода элемента 6 задержки поступает на управл ющий вход регистра 7 и разрешает запись в него цифрового сигнала. Цифровой сигнал с выхода регистра 7 поступает на вход преобразовател  8, которьй преобразует его в аналоговый сигнал, амплитуда которого с заданной точностью соответствует амплитуде существенного отсчета сигнала датчика. Одновременно импульс с выхода элемента 6 задержки поступает на выход устройства (выдаетс  команда об окончании интервала дискретизации ) и на вход элемента 15 задержки . Импульс с выхода элемента 15 задержки поступает на входы триггеров 11 и 12. Триггер 11 устанавливаетс  в исходное единичное состо ние, а триггер 12 - в нулевое состо ние. На выходе триггера 12, соединенном с входом элемента 13 И, устанавливаетс  низкий (нулевой) потенциал, запрещающий прохождение сигнала от блока 1 через элемент 13 И до тех пор, пока не по витс  значение нового существенного отсчета. Одновременно на выходе триггера 12 соединенном с входом элемента 14 И, устанавливаетс  высокий потенциал, который разрешает прохождение тактовых управл юш51Х импульсов через элемент 14 И. Первый тактовый импульс проходит через элемент 14 И на вход элемента 16 задержки, управл ющий вход ключа 9 и выход устройства (признак считывани  информации существенного отсчета). Ключ 9 открываетс  и сигнал с выхода преобразовател  8 вьщаетс  на выход устройства. Тактовый импульс с выхода элемента 14 И, пройд  через элемент 16 задержки , устанавливает триггер 12 в исходное единичное состо ние. После этого цикл работы устройства повтор етс  Таким образом, в регистре 7 записанна  кодова  комбинаци  сигналов может хранитьс  долго и уровень сигнала на выходе преобразовател  8 с течением времени не измен етс , что обеспечивает исключение ложных существенных отсчетов измер емого параметра , фиксируемыу; прототипом, и

Claims (1)

1. Формула изобретения

   Устройство для сокращения избыточ- 5 ности информации по авт.св.№ 1100634, отличающееся тем, что, с целью повышения достоверности, формирователь модели сигнала содержит аналого-цифровой преобразователь, ре- 10 гистр, цифроаналоговый преобразователь и элемент задержки, выходы аналого-цифрового преобразователя соединены с соответствующими информационными входами регистра, выходы кото- 15 рого соединены с соответствующими входами цифроаналогового преобразователя, объединенные управляющий вход аналого-цифрового преобразователя и вход элемента задержки и информационный вход аналого-цифрового преобразователя являются соответственно первым и вторым входами формирователя модели сигнала,выход цифроаналогового преобразователя является первым выходом формирователя модели сигнала, выход элемента задержки соединен с управляющим входом регистра и является вторым выходом формирователя модели сигнала.