SU1267433A1 - Statistical analyzer of distribution of time intervals - Google Patents

Abstract

Изобретение относитс  к специализированным вычислительным устройствам и предназначено дл  статистической обработки случайных процессов , в частности дл  получени  плотности распределени  временных интервалов электрических сигналов, приход щих , например, от станций радионавигационной разностно-дальномерной системы. Целью изобретени   вл етс  расширение класса решаемых задач за счет определени  распределени  фиксированного количества временных интервалов , отсчитываемых от опорных импульсов . Рассматриваетс  случай анализа пачек из п ти импульсов, причем анализируетс  последовательно каждый импульс пачки. Дл  этого устройство содержит дополнительно N последовательно соединенных Т-триг§ геров, элементы И, элемент задержки, элементы ИЛИ, соединенные соответстСП вующими св з ми с остальными узлами известного устройства. 2 ил.The invention relates to specialized computing devices and is intended for statistical processing of random processes, in particular, to obtain the distribution density of time intervals of electrical signals coming, for example, from stations of the radionavigation difference-distance system. The aim of the invention is to expand the class of tasks to be solved by determining the distribution of a fixed number of time intervals counted from reference pulses. A case of analyzing batches of five pulses is considered, with each burst of pulses being analyzed sequentially. For this, the device additionally contains N serially connected T-triggers, the AND elements, the delay element, the OR elements connected by appropriate links with the remaining nodes of the known device. 2 Il.

Description

Изобретение относитс  к специализированным вычислительным устройствам   предназначено дл  статистической обработки случайных процессов 3 .частности дл  получени  плотности распределени  временных интервалов электрических сигналов, приход щих, например, от станций радионавигацион ной разностно-дальномерной системы. Целью изобретени   вл етс  расширение класса решаемых задач за счет определени  распределени  фикси рованного количества временных интер . валов 5 отсчитываемых от опорных импульсов . На фиг.1 приведена функциональна  схема предлагаемого анализатора; на фиг.2 - последоват.ельность импульсов , анализируема  предлагаемым анализатором . Устройство содержит последователь но соединенные генератор 1 тактовых импульсов, блок 2 управлени , счетчик 3, а также последовательно соеди ненные сумматор 4, блок 5 пам ти, блок 6 индикации, вход анализатора соединен с входом сумматора 4 и блок 7 задержки, выход которого подключен к входу управлени  записью-считыванием блока 5 пам ти, счетчик 8 на триггерах 9-11, вход первого триг гера соединен с входом блока 7 задержки и ЯВЛЯЕТСЯ входом анализатора , элемент Н 12, первый вход которо го соединен с выходом триггера 9, второй вход - к инверсному выходу триггера 0, а третий вход - к инверсному выходу триггера 1, элемент И 13, первый вход которого соединен с выходом триггера 9, второй вход со единен с инверсным выходом триггера 10, третий вход соединен с выходом триггера 11, элемент ИЛИ 14, пер . вый вход которой соединен с выходом элемента И 12, а выход соединен с информационным входом блока 2 управ лени , который содержит Т-триггер 1 счетный вход которого  вл етс  инфррмационным входом блока, обнул юпщй вход Т-триггера  вл етс  входом установки блока, а выход соединен с первым входом элемента И 17, второй вход которого  вл етс  тактовым вхо дом блока, а выход злемента И 17 вы ходом блока 2 управлени . Устройство работает следующим об разом. 3 Рассмотрим случай анализа пачек из п ти импульсов. Перед началом работы в исходное состо ние (все счетчики устройства обнулены) анализатор приводитс  подачей положительного импульса на шину сброса. После прихода первого импульса состо ние триггера 9 измен етс  на 1. Так как и на инверсных выходах обнуленных триггеров 10 и 11 сохран етс  состо ние 1, то на выходе элемента И 12 по вл етс  1, котора , будучи подана через элемент ИЛИ 14 на счетный вход триггера 16, срабатывающего по переднему фронту импульса, измен ет состо ние на выхоI111I де на I, что позвол ет элементу И I7 пропустить импульсы генератора 1 на счетный вход счетчика 3. Кроме того, входной импульс на сумматоре 4 (единиц) складываетс  с информацией , снимаемой с выхода блока 5 пам ти по адресу, задаваемому счетчиком 3 и подаетс  на вход блока 5 пам ти. К этому времени входной импульс , задержанный блоком 7 задержки на врем , необходи1-1ое дл  проведени  суммировани  и установлени  информации на вход блока 5 пам ти, подаетс  на управл ющий вход Запись/Чтение блока 5 и обеспечивает запись информации в ту же  чейку, адрес которой задаетс  счетчиком 3. На блок 6 индикации непрерывно подаетс  информаци , снимаема  с выхода блока 5 пам ти, представл юща  собой количество импульсов, зарегистрированных за врем  анализа пачек импульсов во временном интервале, номер которого определ етс  счетчиком 3. Так как в момент прихода первого импульса пачки счетчик 3 обнулен , то по нулевому адресу блока 5 пам ти будет хранитьс  число, равное количеству обработанных пачек. При по влении следующего импульса анализируемой последовательности состо ние выхода триггера 9 измен етс  на противоположное, что соответственно приводит к изменению состо ни  на выходе триггера 10. В св зи с этим на выходе элемента И 12 устанавливаетс  состо ние О, триггер 10 блока 2 управлени  остаетс  в состо нии 1. Состо ние О на выходе элемента И 12 будет иметь место до тех пор, пока значение на счетчике снова не будет соответственно 1,The invention relates to specialized computing devices intended for statistical processing of random processes 3 in particular for obtaining the density of the distribution of time intervals of electrical signals coming, for example, from stations of a radionavigation difference-distance system. The aim of the invention is to expand the class of tasks to be solved by determining the distribution of a fixed number of time inter. shaft 5 counted from the reference pulses. Figure 1 shows the functional diagram of the proposed analyzer; figure 2 - the sequence of pulses analyzed by the proposed analyzer. The device contains a series connected clock generator 1, a control unit 2, a counter 3, as well as a series-connected adder 4, a memory unit 5, a display unit 6, an analyzer input connected to the input of the adder 4 and a delay unit 7, the output of which is connected to the write-read control input of the memory block 5, the counter 8 on the flip-flops 9-11, the input of the first trigger is connected to the input of the delay block 7 and IS the analyzer's input, the element H 12, the first input of which is connected to the output of the trigger 9, the second input to inverse output trigger 0, and the third input - to the inverse output of trigger 1, element 13, the first input of which is connected to the output of trigger 9, the second input is connected to the inverse output of trigger 10, the third input is connected to the output of trigger 11, element OR 14, lane . The first input of which is connected to the output of the element 12 and the output is connected to the information input of the control unit 2, which contains a T-flip-flop 1 whose counting input is the input of the unit, folded the input of the T-flip-flop, connected to the first input element And 17, the second input of which is the clock input of the block, and the output of the element And 17 by the output of the control block 2. The device works as follows. 3 Consider the case of analyzing batches of five pulses. Before starting work, the analyzer is reset to the reset state (all the device counters are reset to zero). After the arrival of the first pulse, the state of the flip-flop 9 changes to 1. Since the inverse outputs of the zeroed flip-flops 10 and 11 remain in state 1, 1 appears at the output of AND 12, which, when fed through the OR 14 element, the counting input of the trigger 16 triggered by the leading edge of the pulse changes the state of the output I111I to I, which allows AND I7 to pass the pulses of the generator 1 to the counting input of the counter 3. In addition, the input pulse on the adder 4 (units) is added information removed from the output of memory block 5 address given by the counter 3 and is supplied to the input of block 5 the memory. By this time, the input pulse delayed by the delay unit 7 for the time needed to carry out the summation and setting of the information to the input of the memory unit 5 is fed to the control input of the Write / Read unit 5 and ensures the recording of the information in the same cell, whose address is set by the counter 3. On the display unit 6, the information taken from the output of the memory block 5, which represents the number of pulses recorded during the analysis of the bursts of pulses in the time interval whose number is determined by the counter, is continuously fed. m 3. Since at the time of arrival of the first burst pulse counter 3 is cleared, then the zero address of memory block 5 is stored a number equal to the number of processed packets. When the next pulse of the analyzed sequence appears, the state of the output of the trigger 9 changes to the opposite, which accordingly leads to a change in the state of the output of the trigger 10. In connection with this, the output of the element 12 and 12 is set to O, the trigger 10 of the control unit 2 remains in state 1. The state O at the output of the element And 12 will take place until the value on the counter again is respectively 1,

3131

о, о дл  триггеров 9-11 соответственно .oh oh for triggers 9-11 respectively.

Второй импульс поступает на вход сумматора 4, на другой вход которого поступает информаци -, снимаема  с  чеек блока 5 пам ти, адрес которых определ етс  содержимым счетчика 3 к моменту по влени  второго входно го импульса..The second pulse arrives at the input of the adder 4, to the other input of which information is received, taken from the cells of memory block 5, whose address is determined by the contents of counter 3 at the time of the appearance of the second input pulse.

В сумматоре 4 происходит прибавление единицы к содержимому  чеек. Сигналом с блока 7 задержки результат записываетс  в блок 5 пам ти. Таким образом на блоке 6 индикации по витс  информаци  о величине интер вала между первым и вторым импульсом .In adder 4, the unit is added to the contents of the cells. By a signal from delay unit 7, the result is recorded in memory unit 5. Thus, on display unit 6, information about the size of the interval between the first and second pulses is displayed.

Поскольку триггер 10 блока 2 управлени  остаетс  в состо нии 1 , на счетчик 3 продолжают поступать импульсы от генератора I. Аналогично второму импульсу обрабатываютс  последующие импульсы пачки до тех пор, пока с приходом п того импульса состо ние на выходах триггеров 9 - 11 не станет соответственно 1, О, 1, В этом случае на все входы элемента И 13 поступает уровень 1. Это вызывает по вление 1 на выходе элемента И 13. Далее сигнал прохо дит через элемент 15 задержки. За это врем  входной импульс обрабатываетс  как обычно блоком 7 задержки, сумматором 4, блоками 5 пам ти, индикации 6 аналогично предыдущим импульсам . После по влени  импульса на выходе элемента 15 задержки сигнал проходит через элемент ИЛИ 14 и опро кидывает триггер 16, чем перекрывает прохождение импульсов от генератора 1 через элемент И 17 на счетный вход счетчика 3. Кроме того, сигнал с выхода элемента 15 задержки поступает на обнул ющие входы.счетчика 3 и триггеров 9-11 Тем самым вс  схема переходит в исходное со674334Since the trigger 10 of control unit 2 remains in state 1, the counter 3 continues to receive pulses from generator I. Similarly to the second pulse, subsequent burst pulses are processed until, with the arrival of the fifth pulse, the state at the outputs of the flip-flops 9-11 becomes correspondingly 1, O, 1, In this case, the level 1 enters all the inputs of the AND 13 element. This causes the appearance of 1 at the output of the AND 13 element. Next, the signal passes through the delay element 15. During this time, the input pulse is processed as usual by the delay unit 7, the adder 4, the memory blocks 5, the indication 6, similarly to the previous pulses. After the pulse at the output of the delay element 15 appears, the signal passes through the OR element 14 and triggers the trigger 16, thus blocking the passage of pulses from the generator 1 through the element 17 to the counting input of the counter 3. In addition, the signal from the output of the delay element 15 goes to zero ing inputs. counter 3 and flip-flops 9-11. Thus, the whole scheme goes to the source

сто ние и готова к обработке следующей пачки импульсов. Форм-ула изобретени standing and ready to handle the next burst. Formula of invention

Статистический анализатор рас5 пределени  временных интервалов, содержащий генератор тактовых импульсов , выход которого соединен с первым входом первого элемента И, вто:рой вход которого соединен с выхо 0 дом Т-триггера, а выход первого элемента И подключен к счетному входу счетчика выход которого соединен с адресным входом блока пам ти, информационный вход которого подключенA statistical analyzer for the distribution of time intervals, containing a clock pulse generator, the output of which is connected to the first input of the first element I, the second input of which is connected to the output 0 of the T-flip-flop, and the output of the first element I connected to the counting input of the counter whose output is connected to the address input of the memory block whose information input is connected

15 к выходу сумматора, а выход - к входу блока индикации и первому входу сумматора, второй вход которого объединен с входом блока задержки, выход которого подключен к входу уп20 равлени  записью-считыванием блока пам ти, отличающийс  тем, что, с целью расширени  класса решаемых задач за счет определени  распределени  фиксированного коли25 чества временных интервалов, отсчитываемых от опорных импульсов, в него введены N последовательно соедил15 to the output of the adder, and the output to the input of the display unit and the first input of the adder, the second input of which is combined with the input of the delay unit, the output of which is connected to the input of the control unit 20 by writing and reading the memory unit, in order to expand the class of tasks by determining the distribution of a fixed number of time intervals, counted from the reference pulses, N is entered into it sequentially

ненных Т-триггеров, первый и второй элементы И, элемент задержки и эле30 мент ИЛИ, выход которого соединен со счетным входом Т-триггера, выход элемента задержки подключён к установочным входам N Т-триггеров, к первому входу элемента ИЛИ, к входу J5 обнулени  счетчика и к установочному входу блока управлени , вход первого Т-триггера объединен с входом блока задержки и  вл етс  информационным входом анализатора, пр мые 40 инверсные выходы N Т-триггеров подключены к входам соответственно первого и второго элементов И, выход первого элемента И соединен с вторым входом элемента И,а выход 45 второго элемента И подключен к элементу задержки, вход установки Т-триггера соединен с шиной сброса анализатора .the first and second elements AND, the delay element and the OR element, whose output is connected to the counting input of the T-trigger, the output of the delay element is connected to the installation inputs of the N T-flip-flops, to the first input of the zeroing element J5 the counter and the installation input of the control unit, the input of the first T-flip-flop is combined with the input of the delay unit and is the information input of the analyzer, the direct 40 inverse outputs of the N T-flip-flops are connected to the inputs of the first and second elements, respectively. And connected to the second input element And, and the output 45 of the second element And is connected to the delay element, the input of the T-flip-flop installation is connected to the analyzer's reset bus.

Claims (1)

Форм-ула изобретения Статистический анализатор рас5 пределения временных интервалов, содержащий генератор тактовых импульсов, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выхоЮ дом Т-триггера, а выход первого элемента И подключен к счетному входу счетчика выход которого соединен с адресным входом блока памяти, информационный вход которого подключенFormula of the invention A statistical analyzer of time slot allocation, comprising a clock pulse generator, the output of which is connected to the first input of the first element And, the second input of which is connected to the output house of the T-trigger, and the output of the first element And is connected to the counter input of the counter, the output of which is connected with the address input of the memory block, the information input of which is connected 15 к выходу сумматора, а выход - к входу блока индикации и первому входу сумматора, второй вход которого объединен с входом блока задержки, выход которого подключен к входу уп~15 to the output of the adder, and the output to the input of the display unit and the first input of the adder, the second input of which is combined with the input of the delay unit, the output of which is connected to the input yn ~ 20 равления записью-считыванием блока памяти, отличающийся тем, что, с целью расширения класса решаемых задач за счет определения распределения фиксированного коли25 чества временных интервалов, отсчитываемых от опорных импульсов, в него введены N последовательно соединенных Т-триггеров, первый и второй · элементы И, элемент задержки и эле30 мент ИЛИ, выход которого соединен со счетным входом Т-триггера, выход элемента задержки подключён к установочным входам N Т-триггеров, к первому входу элемента ИЛИ, к входу20 by writing-reading a memory block, characterized in that, in order to expand the class of tasks to be solved by determining the distribution of a fixed number of time intervals counted from the reference pulses, N series-connected T-flip-flops, the first and second , delay element and OR element 30, the output of which is connected to the counting input of the T-flip-flop, the output of the delay element is connected to the setting inputs of N T-flip-flops, to the first input of the OR element, to the input 35 обнуления счетчика и к установочному входу блока управления, вход первого Т-триггера объединен с входом блока задержки и является информационным входом анализатора, прямые35 resetting the counter and to the installation input of the control unit, the input of the first T-trigger is combined with the input of the delay unit and is the information input of the analyzer, direct 40 и инверсные выходы N Т-триггеров подключены к входам соответственно первого и второго элементов И, выход первого элемента И соединен с вторым входом элемента И,а выход40 and the inverse outputs of N T-flip-flops are connected to the inputs of the first and second elements And, respectively, the output of the first element And is connected to the second input of the element And, and the output 45 второго элемента И подключен к элементу задержки, вход установки Т-триггера соединен с шиной сброса анализатора.45 of the second element And is connected to the delay element, the input of the installation of the T-trigger is connected to the reset bus of the analyzer. 4>иг.14> game 1 Фиг. 2FIG. 2