SU1264188A1 - Устройство дл контрол последовательного сумматора - Google Patents

Abstract

Устройство относитс  к илчислительной технике и может быть ис пользовано в блоках дискретной об- работки информации. Целью изобретени   вл етс  повьвение скорости контрол . Устрсйство содержит четыре элемента И, два элемента ИЛИ, три триггера, тактовый вход, два информационных входа и выход неисправности . При неправильнее чередовании сигналов результата на выходах контролируемого сумматора на выходе неисщ авности устройства формируетс  § сигнал ошибки. 1 ил.; (Л

Description

Устройство относитс  к вычислительной технике и может быть использовано в блоках дискретной обработки информации.

Цель изобретени  - повышение скорости контрол .

На чертеже изображена функциональна  схема устройства д:1  контрол  последовательного сумматора.

Устройство дл  контрол  последовательного сумматора содержит элементы И 1-4, элементы ИЛИ 5 и 6, триггеры 7-9, тактовый вход 10 уст .ройства, информационные входы 11 и 12 устройства, выход 13 неисправности устройства. Устройство контролирует последовательный сумматор, операнды которого ввод тс  начина  со старших разр дов.

Устройство дл  контрол  последовательного сумматора работает следующим образом.

В сумматоре исходные операнды и -результат представлены в избыточной двоичной системе счислени  с цифрами.{-1,0,l. Коды входных слагаемых содержат только чередуюгдиес  значаище (не нули) цифры с разными знаками. Например, они могут быть представлены так

--g 0,1001

-|- о,поГ1

||- о, ioi ii

Однако они не могут иметь вид

-Тб

22 0,0101Т

- 0,10Т01

При суммировании таких кодов результат будет представлен в такой ж форме, как и исходные операнды, но могут встречатьс  два подр д отрицательных разр да кода результата например

l 0,lllTf 2 0,1TT1T

641882

Эта особенность позвол ет использовать результат одного устройства как операнд дл  следующего устройства , дл  чего и разработаны вычисли5 тельные устройства такого типа.

Цифры - -tjOjIj на выходах контролируемого последовательного сумма . тора и входах 1.1 и 12 устройства

представлены сигналами на двух шинах 10 соответственно в виде 10,00,01.

Работа устройства основана на анализе кода результата. В случае отказа по нулю или единице любого элемента контролируемого сумматора 5 в коде результата по вл ютс  запрещенные комбинации, что обнаруживаетс  устройством контрол .

Тактирующий сигнал, поступающий на вход 10 устройства, синхронизирует 20 работу устройства и контролируемого сумматора. В исходном состо нии все . триггеры 7-9 сброшены в.нуль. Цепочка элементов, включающа  триггеры

7и 8, элемент И 1, обнаруживает 25 в коде контролируемого результата

три подр д отрицательных разр да.

8этом случае выдаетс  сигнал ошибки на элемент ИЛИ 5. Элементы И 4,

ИЛИ 6, триггер 9 и элемент И 3 поз30 вол ют обнаружить в коде контролируемого результата два подр д положительных разр да (без отрицательных разр дов между ними) . Каждый сигнал ошибки поступает на вход элемента 35 ИЛИ 5. Элемент И 2 обнаруживает одновременное по вление в коде контролируемого результата положи.тельных и отрицательных разр дов и выдает сигнал ошибки на вход элемента ИЛИ 5. 4Q Таким образом, при неправильном чечередовании сигналов результата на выходах контролируемого последовательного сумматора, на выходе 13 неисправности устройства формируетс  сигнал ошибки.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  последовательного сумматора содержащее четыре элемента И и два элемента ИЛИ, причем первые входы первого и второго элементаэв И  вл ютс  срответственно первым и вторым информационными входами устройства и соединены

   с соответствующими выходами контролируемого последовательного сумматора , выход третьего элемента И соединен с первым входом первого элемен3 та ИЛИ, отличающеес  тем, что, с целью повышени  скороети контрол  в него введены три триг гера, причем тактовые входы триггеров объединены и  вл ютс  тактовым входом устройства, выходы первого и второго элементов И соединены соответственно с вторым и третьим входами первого элемента И, выход которого  вл етс  выходом неисправности устройства, пр мой выход перв го триггера соединен с. вторым входом первого элемента И и информационным входом второго триггера, пр мой выход которого соединен с третьим входом первого элемента И, 884 пр мой выход третьего триггера соединен с первым входом третьего элемента И и пр мым входом четвертого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с информадионным входом третьего триггера, информационный вход первого триггера, второй вход второго элемента И и инверсный вход четвертого элемента И объединены и подключены к первому информационному входу устройства, второй вход второго элемента ИЛИ и вто- :рой вход третьего элемента И объединёны и подключены к второму информа1ЩОННОМУ входу устройства.