Claims (1)
сл Изобретение относитс к импульсной технике и может быть использовано дл измерени частот следовани статистических последовательнос тей импульсов. Цель изобретени - повьппение надежности путем упрощени устройства На чертеже приведена структурна схема предлагаемого устройства. Устройство дл измерени отношени частот последовательностей импульсов содержит первую 1 и вторую 2 входные шины, основной 3 и дополнительный 4 реверсивные счетчики, управл емый делитель 5 частоты, пер вый 6 и второй 7 элементы ИЛИ и выходную шину 8 устройства. Счетный вход управл емого делител 5 частоты подключен к шине 1 устройства, выход элемента ИЛИ 6- к входу синхронизации записи дополнительного реверсивного счетчика 4, вычитающий вход которого соединен с входной шиной 2, а суммирующий вход счетчика 4 подключен к выходу управ л емого делител 5 частоты, управл ющие входы которого поразр дно соединены с информационными выходами и входами основного реверсивного счетчика 3 и выходной шиной 8 устройства, при этом выходы пр мого и обратного переносов счетчика 3, соединены соответственно с первым и вторым входами элемента ИЛИ 7, вы ход которого подключен к входу синхронизации записи счетчика 3, «умми рующий вход которого соединен с пер вым входом элемента ИЛИ 6 и выходом пр мого переноса счетчика 4, выход обратного переноса которого подключен к вычитающем/ входу основного реверсивного счетчика 3 и второму входу элемента ИЛИ 6, Информационны выходы и входы дополнительного реверсивного счетчика 4 поразр дно со динены между собой. Устройство работает следующим об разом. Последовательность импульсов делимого с частотой f,через первую входную шину 1 поступает на счетный вход управл емого делител 5 частоты , а последовательность импульсов делител с частотой f через вторую входную шину 2 поступает на вычитаю щий вход дополнительного реверсивного счетчика 4. 052 В установившемс режиме измерени , т.е. в режиме, при котором средние значени частот f, и f, остаютс неизменными, код числа {(t) на информационных выходах счетчика 4 находитс в пределах от О до где Q - емкость счетчика 4, а t значение текущего момента времени. С информационных выходов основного реверсивного счетчика 3 код числа К поступает на выходную шину устройства , на информационные входы счетчика 3 и на управл ющие входы управл емого делител 5 частоты. Причем число К определ ет коэффициент делени управл емого делител 5 час .тоты. Так как на счетный вход управл емого делител 5 частоты поступают импульсы с частотой f, , то на выходе управл емого делител 5 частоты формируетс последовательность импульсов с частотой f,(, равной В установившемс режиме измерени число К определ ет отношение V - f к - -;:- откуда следует, что в установившемс режиме f.. (3) Так jcaK на вычитающий вход счетчика 4 поступают импульсы с частотой f„, а на суммирующий вход - импульсы с частотой f,,, следующие с выхода управл емого делител 5 частоты, то при детерминированных значени х частот f и fj состо ние счетчика 4 измен етс только в пределах одного импульса. Колебани кода счетчика 4 в пределах одного импульса обусловлены наличием фазового сдвига между частотами f и f,, . Следовательно, колебани состо ни счетчика 4 в пределах одного импульса не вызовут по влени сигналов на его выходах пр мого и обратного переносов, а состо ние счетчика 3 останетс неизменным . Неизменным останетс и код числа К на выходе счетчика 3. Однако за счет статистических колебаний значений частот и fj колебани состо ни счетчика 4 выход т за пределы одного импульса. По емкость счетчика 4 выби раетс , так, чтобы код числа Q(t), определ ющего состо ние счетчика 4 в установившемс режиме измерени , обеспечивал выполнение услови О Q(t) - Q, При этом на суммирующем и вычитающем входах счетчика 3 импульсы отсутствуют, а выходной код числа счетчика 3 остаетс неизменным. I При изменении среднего значени частот f, и fj или среднего значени одной из них, т.е. при работе устройства в переходном режиме, ра венство (3) нарушаетс , а следовательно , на один из счетных входов счетчика 4 поступает больше импульсов , чем на другой. Состо ние счетчика 4 начинает измен тьс либо в сторону возрастани , либо в сторону убьшани накапливаемых импульсов до тех пор, пока на одном из выходов пр мого или обратного переноса не по витс импульс. Этот импульс через первый злемент ИЛИ 6 поступает на вход синхронизации записи счетчика 4 и своим передним фронтом осуп1ёствл ет запись кода Q(t), поступающего на его информационные входы с его же информационных выходов . При этом блокируетс изменение кода на информационных выходах счетчика 4 по заднему фронту входного импульса и предельное состо ние счетчика 4, которому соответствует код числа Q О или Q Q«atcc сохран етс до тех пор, пока не изменитс направление накоплени импульсов в счетчике 4. Из этого следует , что после достижени счетчиком 4 одного из предельных состо НИИ каждый импульс высокой частоты, нескомпенсированный импульсом низкой частоты, повтор етс на соответствующем выходе переноса, поступает на соответствующий cy fмиpyющий или вычитающий вход счетчика 3 и измен ет код на информационных выходах последнего и на информационных входах управл емого делител 5 частоты. Изменение кода на управл ющих входах управл емого делител 5 частоты приводит к изменению коэффициента делен . частоты f,( на выходе управл емого делител 5 частоты таким образом, чтобы разс лланс между частотами f,, и f на счетных входах счетчика 4 уменьшилс . Этот процесс повтор етс до тех пор, пока состо ние счетчика 3 не будет удовлетвор ть условию (4), после чего наступает установившийс режим измерени . Указанные выкладки справедливы при условии f- ) где емкость счетчика 3. Очевидно, что при условии произойдет переполнение счетчика 3 и на его выходе пр мого переноса по витс импульс, который через второй элемент ИЛИ 7 поступит на вход синхронизации счетчика 3 и сво-. им передним фронтом осуществит запись кода числа К,,|., поступившего на его информационные входы с его же информационных выходов. При этом блокируетс изменение кода К на информационных выходах счетчика 3 по заднему фронту этого импульса. Таким образом, после достижени отношени (2) значени Kjj,,, дальнейшему увеличению этого отношени соответствует максимальное число Кддд, задаваемое кодом на информационных входах счетчика 4. Аналогичным образом блокируетс переход счетчика 4 через нуль при условии При этом условии на информационных выходах счетчика 3 фиксируетс код нул , а на выходе управл емого елител 5 частоты формируютс импульсы отрицательной логики, следуюие с частотой f, . Нарушение услови (5) может быть ызвано как аварийной ситуацией (выход из стро одного из источниов входной частоты, нарушение лиии св зи между источником входной астоты и входной шиной и. т.п.)5 ак ислучайным выбросом значени тношени ff/fg за допустимые предеы , обусловленным статистическим арактером распределени значений J частот f, и f при измерении отношений f,/fj, близких к предельным. Введение в устройство второго ло rHMecTkoro элемента ИЛИ позвол ет бл кировать основной реверсивный счетчик в предельных состо ни х и тем самым предотвратить сбой в показани х устройства при случайном выходе измер емого отношени частот , за допустимые пределы. Формула изобретени Устройство дл измерени отношени частот последовательностей импульсов, содержащее две входные шины, основной и дополнительный реверсивные счетчики и управл емый делитель частоты, счетный вход которого подключен к первой входной ш не устройства, отличающее с тем, что, с целью повышени на дежности путем упрощени устройства в него введены два элемента ИЛИ, пр чем выход первого элемента ИЛИ подключен к входу синхронизации записи 05 дополнительного реверсивного счетчика , вычитающий вход которого соединен с второй входной шиной устройства , а суммирующий вход подключен к выходу управл емого делител частоты , управл кицие входы которого поразр дно соединены с информационными выходами и входами основного реверсивного счетчика и выходной шиной устройства, при этом выходы пр мого и обратного переносов основного реверсивного счетчика соединены соответственно с первьтм и вторым входами второго элемента ИЛИ, выход которого подключен квходу синхронизации записи основного реверсивного счетчика , суммирующий вход которого подключен к первому входу первого элемента ИЛИ и выходу пр мого переноса дополнительного реверсивного счетчика , выход обратного переноса которого подключен к вычитающему входу основного реверсивного счетчика и второму входу первого элемента ИЛИ, информационные выходы и входы дополнительного реверсивного счетчика поразр дно соединены между собой.The invention relates to a pulse technique and can be used to measure the frequency of the following pulse sequences. The purpose of the invention is to increase reliability by simplifying the device. The drawing shows the structural diagram of the proposed device. The device for measuring the frequency ratio of the pulse sequences contains the first 1 and second 2 input buses, the main 3 and the additional 4 reversing counters, the controlled divider 5 frequencies, the first 6 and the second 7 OR elements, and the output bus 8 of the device. The counting input of the controlled frequency divider 5 is connected to the device bus 1, the output of the OR 6 element is to the synchronization input of the additional reversible counter record 4, the subtractive input of which is connected to the input bus 2, and the summing input of the counter 4 is connected to the output of the controlled frequency divider 5 The control inputs of which are serially connected to the information outputs and the inputs of the main reversible counter 3 and the output bus 8 of the device, while the outputs of the forward and reverse transfers of the counter 3 are connected respectively to the first m and the second inputs of the element OR 7, the output of which is connected to the synchronization input of the record of the counter 3, “the resetting input of which is connected to the first input of the element OR 6 and the output of the direct transfer of the counter 4, the output of the reverse transfer of which is connected to the subtractive / input of the main reversible counter 3 and the second input of the element OR 6, Informational outputs and inputs of the additional reversible counter 4 are equally large. The device works as follows. The sequence of pulses divisible with frequency f, through the first input bus 1 enters the counting input of the controlled divider frequency 5, and the sequence of pulses of the divider frequency f through the second input bus 2 arrives at the subtracting input of the additional reversible counter 4. 052 V of the established measuring mode, those. in the mode in which the average values of the frequencies f, and f remain unchanged, the code of the number {(t) on the information outputs of counter 4 is in the range from O to where Q is the capacity of counter 4, and t is the value of the current time. From the information outputs of the main reversible counter 3, the code of the number K is fed to the output bus of the device, to the information inputs of the counter 3 and to the control inputs of the controlled frequency divider 5. Moreover, the number K determines the division ratio of the controlled divider 5 hours. Since the counting input of the controlled frequency divider 5 receives pulses of frequency f, the output of the controlled frequency divider 5 produces a sequence of pulses of frequency f, (equal to the steady-state measurement mode, the number K determines the ratio V - f to - - ;: - whence it follows that in the established mode f .. (3) So jcaK, the subtracting input of counter 4 receives impulses with frequency f „, and the summing input - impulses with frequency f ,,, which follow from the output of controlled divider 5 frequency , then with deterministic frequencies f and fj The counter 4 changes only within one pulse. The code variations of counter 4 within one pulse are due to the presence of a phase shift between the frequencies f and f ,,. Consequently, fluctuations in the state of counter 4 within one pulse will not cause signals on its outputs forward and reverse transfers, and the state of counter 3 will remain unchanged. The code of the number K at the output of counter 3 will remain unchanged. However, due to statistical fluctuations of the frequencies and fj, the oscillations of the state of counter 4 go beyond one and pulses. The capacity of counter 4 is selected so that the code of the number Q (t) determining the state of counter 4 in the steady-state measurement mode ensures that the condition O Q (t) - Q is met. At the same time, there are no pulses on the summing and subtracting inputs of the counter 3 and the output code of the counter number 3 remains unchanged. I With a change in the average value of the frequencies f, and fj or the mean value of one of them, i.e. when the device operates in a transient mode, the equality (3) is violated, and consequently, one of the counting inputs of the counter 4 receives more pulses than the other. The state of counter 4 begins to change either upward or downward in the direction of the accumulated pulses until a pulse appears on one of the direct or reverse transfer outputs. This impulse through the first element OR 6 is fed to the synchronization input of the record of the counter 4 and its leading edge is the recording of the code Q (t) arriving at its information inputs from its information outputs. At the same time, changing the code at the information outputs of counter 4 on the trailing edge of the input pulse and the limit state of counter 4, which corresponds to the code of the number Q O or QQ atcc, is blocked until the accumulation direction of the pulses in counter 4 changes. it follows that after the counter 4 reaches one of the limit states of the scientific research institute, each high-frequency pulse, uncompensated by a low-frequency pulse, repeats at the corresponding transfer output, goes to the corresponding cy fmr or subtract ayuschy input counter 3 and changes the code information and outputs the latter to the information inputs controlled frequency divider 5. A change in the code at the control inputs of the controlled frequency divider 5 leads to a change in the division factor. frequency f, (at the output of controlled divider 5, the frequency so that the spread between frequencies f ,, and f at the counting inputs of counter 4 decreases. This process is repeated until the state of counter 3 satisfies the condition ( 4), followed by a steady-state measurement mode. These calculations are valid under the condition f-) where the capacity of the counter is 3. Obviously, under the condition the counter 3 will overflow and the output of the direct transfer will yield a pulse through the second element OR 7 to sync input uu counter 3 and svo-. the front of them will record the code of the number K ,, |., received at its information inputs from its information outputs. At the same time, the change of code K at the information outputs of counter 3 along the falling edge of this pulse is blocked. Thus, after reaching ratio (2) the value Kjj ,,, further increasing this ratio corresponds to the maximum number of Cddd set by the code on the information inputs of counter 4. The zero crossing of the counter 4 is blocked in the same way. Under this condition, the information outputs of counter 3 are fixed the code is zero, and at the output of the controlled voltage 5 frequency, pulses of negative logic are generated, followed by a frequency f,. The violation of the condition (5) can be called as an emergency situation (failure of one of the input frequency sources, disruption of the connection between the input frequency source and the input bus, etc.) 5 by accidentally dropping the ff / fg ratio for acceptable the limits are determined by the statistical nature of the distribution of the values of J of the frequencies f, and f when measuring the ratios f, / fj, which are close to the limit. Introducing the second rHMecTkoro element OR into the device allows the main reversible counter to be blocked in the limiting states and thus prevents a failure in the readings of the device when the measured ratio of frequencies is randomly out of range. Apparatus of the Invention A device for measuring the pulse frequency ratio containing two input buses, a main and additional reversible counters and a controlled frequency divider, the counting input of which is connected to the first input bar of the device, so as to improve reliability by simplifying Two elements OR are entered into the device, otherwise the output of the first element OR is connected to the synchronization input of the record 05 of the additional reversible counter, the subtracting input of which is connected to the second the device input bus, and the summing input is connected to the output of the controlled frequency divider, the control inputs of which are serially connected to the information outputs and inputs of the main reversing counter and the device output bus, while the outputs of the forward and reverse transfers of the main reversible counter are connected respectively to the first and the second inputs of the second element OR, the output of which is connected to the synchronization input of the record of the main reversible counter, the summing input of which is connected to the first input of the first OR gate and the output of the direct transfer further down counter, an inverse carry output of which is connected to the subtracting input of down counter core and the second input of the first OR gate, the inputs and information outputs of additional down counter bitwise interconnected.