SU1241514A1 - Устройство дл передачи сигналов дистанционного управлени и сигнализации - Google Patents

Abstract

Изобретение относитс  к электросв зи . Повышаетс  точность управлени  путем повьппени  достоверности передачи команд. Устройство содержит компаратор 1, получатель информации 2, датчик информации 3, датчик команд 4, кодер 5, блок управлени  6, таймер 7, блок преобразовани  сигналов 8. декодер 9, логический блок (ЛБ) 10, блок сравнени  (БС) И и блок пам ти 12. При этом ЛБ 10 состоит из мажоритарного элемента 17, регистров 18 и распределител  импульсов.19. БС 11 состоит из преобразовател  кода 13, регистра пам ти 14, компаратора 15 и дешифратора команд 16. Если в устройстве произошел отказ или помехи в канале св зи исказили большинство прин тых кодовых комбинаций, то ЛБ 10 по прин той искаженной последовательности символов определ ет действительно передавшуюс  кодовую комбинацию , а БС 11 на приеме не вырабатывает , сигнал на передачу служебной комбинации ДА, подтверждающей правильность, прохождени  команды. Цель достигаетс  введением компаратора 1, таймера 7, ЛБ 10 и БС 11. 2 3.п. ф-лы, 1 ил. (Л ел

Description

1

Изобретение относитс  к электросв зи и может быть использовано дл  передачи и приема команд и сообщений между контрольно-диспетчерским пунктом и необслзгживаемым автономным пунктом.

Целью изобретени   вл етс  повышение точности управлени  путем повышени  достоверности передачи команд .

На чертеже изображена структурна  электри 1еска  схема предложенного устройства.

Устройство дл  передачи сигналов дистанционного управлени  и сигнали- зации содержит компаратор 1, получатель 2 информации, датчик 3 информации , датчик А команд, кодер 5, блок 6 управлени , таймер 7, блок 8 преобразовани  сигналов, декодер 9, логический блок 10, блок П сравнени , блок 12 пам ти.

Блок I1 сравнени  содержит преобразователь 13 кода, регистр 14 пам ти , компаратор 15, дешифратор 16 ко- манд.

Логический 10 блок содержит мажоритарный- элемент 17, регистры 18, распределитель 19 импульсов.

Устройство работает следующим об- разом.

В исходном состо нии блок 8 преобразовани  сигналов находитс  в режиме прием. Таймер 7 установлен в режим .Выключено уровнем сигнала, поступающим на его вход с выхода компаратора I .

При изменении состо ни  любого коммутационного устройства с пульта оператора (не показан) датчик 3 ий- формации вырабатывает импульс, который поступает на (сигнальный) вход компаратора 1, В результате установки эт-им импульсом в начальное состо ние на выходе компаратора 1 по вл етс  уровень сигнала, разрешающий работу таймера 7. Таймер 7 переводитс  в режим Включено и начинает отсчет времени. Импульс с выхода датчика 3 информации одновременно пос- тупает на вход блока 6 управлени  и инициирует выработку блоком 6 управлени  серию из п импульсов, котора  подаетс  на вход датчика 4 команд. На (информационные) вторые входы датчика 4 команд постзшает ин- форхаци  о состо нии датчика 3 информации i Каждому возможному состо нию

5 0

5

0 55

5

142

соответствует определенный двоичный параллельный код, который передаетс  на кодер 5 при поступлении на вход датчика 4 команд импульса считывани .. Б кодере 5 происходит преобразование двоичного кода из. па- раллешьного в носледовательньш с присоединением стартового и стопового битов и в таком виде информаци  поступает на блок 8 преобразовани  сигналов. Сигнал с выхода компаратора 1 одновременно поступает на чет- вертьй вход блока 6 управлени  и с его первого выхода сигнал переводит блок 8 преобразовани  сигналов в режим .. Передача. Блок 8 преобразовани  сигналов  вл етс  модулем сопр жени  с каналом св зи и в случае

применени  каналов тональной частоты .ТЧ) может использоватьс  как модель. Информаци , поступающа  с выхода кодера 5 , передаетс  блоком 8 преобразовани  сигналов через канал св зи.

Блок 6 управлени  с второго выхода подает на первый вход датчика 4 команд п импульсов. С приходом каждого импульса на выходе датчика 4 команд формируетс  один и тот же код управлени . Каждьй их этих кодов через кодер 5 и блок В преобразовани  сигналов с присоединением стартовых и стоповых битов поступает в канал св зи. Таким образом, осуществл етс  п-кратна  передача одной и той же кодовой комбинации. После передачи последнего символа блок 6 управлени  переводит блок 8 преобразовани  сигналов в режиме Прием.

Перва  поступивша  кодова  комбинаци  проходит через блок 8 преобразовани  сигналов и поступает в декодер 9, где-преобразуетс  из последовательного в параллельный код. Стартовьш и стоповый биты служат дл  синхронизации обмена информацией

между передачей и приемом. 1

Параппельньй код из декодера 9 поступает в логический блок 10 на входы регистров 18. Одновременно стоповый бит выдел етс  декодером 9 и через п тый вход и третий выход блока 6 управлени  поступает на второй (сигнальньш) вход логического блока 10.

В реальных каналах св зи всегда существуют помехи, привод щие к искажению передаваемых символов. ЛоЭ

гический блок 10 по прин той искаженной последовательности символов определ ет действительно передавшуюс  кодовую комбинацию.

Импульс, поступивший на (сигнальный ) вход логического блока 10, проход  через распределитель 19 импульсов , переписывает первую кодовую информацию в соответствующий регистр 18 по (тактовому) входу последнего. Стоповый бит прин той второй кодовой комбинации также вьщел етс  декодером 9 и, проход  через блок 6 управлени  и распределитель 19 импульсов , переписывает ее в соответствующий регистр 18. Аналогично кажда  из п прин тых кодовых комбинаций записываетс  в соответствующие регистры 18. При полном заполнении всех регистров 18 на (сигнальном) выходе распределител  19 импульсов по вл етс  сигнал, поступающий на (сигнальный) вход блока 11 сравнени  и разрешающий его работу.

Информаци  с выходов регистров 18 поступает на мажоритарньш элемент 17.

Мажоритарный элемент 17 осуществл ет выборку одной наиболее веро тной комбинации из прин тых, выполн ет функцию голосование m из п . Наиболее веро тна  кодова  комбинаци  выдел етс  мажоритарным элементом 17 и передаетс  на выход логического блока 10, далее поступает на вход блока 11 сравнени . На (информационные ) третьи входы блока 11 сравнени  поступает информаци  с выходов блока 12 пам ти. В блоке 12 пам ти заранее записаны коды всех возможных команд управлени , с которыми оперирует система дистанционного управлени  и сигнализации. Блок 11 сравнени  выполн ет функцию сравнени  прин того кода команды со всеми кодами списка, хран ющегос  в блоке 12 пам ти, отыскивает тот из них, который надлежит выполнить, и отправл ет информацию о команде получателю 2 информации. Дешифратор 16 команд преобразует кодовую «омбинацию, прин тую по каналу св зи и отобранную логическим блоком 10 как наиболе достоверную, в код команды и посылает его на входы компаратора 15 и регистра 14 пам ти. На (установочном ) входе компаратора 15 разрешающий сигнал по вл етс  только тогда.

41514

когда через распределитель 19 импульсов записана информаци  во все 1без исключени  регистры 18. На выходе компаратора 15 по вл етс  им- 5 пульс, если коды, поступающие по . обоим входам, равны. Этот импульс переписывает по (тактовому) входу код команды в регистр 14 пам ти и одновременно поступает на выход бло10 ка 11 сравнени . В преобразователе 12 кода команды преобразуетс  в удоб ный дл  получател  2 информации вид, например в двоично-дес тичный код, и выдаетс  на выход блока 11 сравне15 ни . Импульс сравнени  поступает на третий вход блока 6 управлени  и через него переводит блок 8 преобразовани  сигналов в режим Передача. Одновременно этот же импульс посту20 пает на третий вход датчика 4 команд и последний вырабатывает служебную комбинацию ДА, отличную от нулев ой, котора  через кодер 5, блок 8 преобразовани  сигналов, канал св зи пос25 тупает на передающую сторону и слуг- жит в качестве квитанции на расшифрованную команду управлени .

После прохождени  служебной комбинации ДА блок 8 преобразовани  сиг30 налов переводитс  блоком 6 управлени  в режим Прием.

При передаче блок 8 преобразовани  сигналов установлен в режим Прием. Служебна  комбинаци  ДА, проход  через блок 8 преобразовани  сигналов и декодер 9, поступает на компаратор 1, который измен ет уровень сигнала на своем выходе каждый раз, когда на его разр дных входах присутствует отлична  от нулевой кодова  комбинаци . Тем самым , компаратор 1 выключает и сбрасы- вает таймер 7 в исходное состо ние, т.е. устройство переходит в исходное состо ние.

35

40

Если в устройстве произошел отказ или помехи в канале св зи исказили большинство прин тых кодовых комбинаций, то блок 11 сравнени  на приеме не вырабатывает сигнал на передачу комбинах ии ДА, подтверждающий правильность прохождени  команды. Это происходит потому, что мажоритарный элемент 17 при недоборе голосов вырабатывает кодовую комбинацию , которой не соответствует ни один из кодов команд, хран ющихс  в блоке 12 пам ти. В св зи с этим в компараторе 15 сравнени  кодов не происходит и сигнал с его выхода не вырабатываетс .

В этом случае на передаче на выходе таймера 7 через врем  L от момента его включени  сформируетс  сигнал, который через блок 6 управлени  вызывает повторную передачу команды. При повторной передаче передаютс  те же п повтор ющиес  кодовые комбинации и одновременно вновь вклю чаетс  таймер 7. Если и на этот раз не придет квитанци , то передача оп ть повтор етс .

Так продолжаетс  до тех пор, пока не восстановитс  св зь.

Таким образом, критерием необхс димости повторной передачи служит срабатывание таймера 7. Длительность Т выбираетс , исход  из времени передачи, времени обработки сообщени  на приемной стороне и времени прохождени  информации и квитанции по каналу- св зи.

Claims (3)

1. Устройство дл  передачи сигналов дистанционного управлени  и сигнализации, содержащее датчик информации , кодер, блок пам ти, полу- чатель информации, декодер, вход которого подключен к выходу блока преобразовани  сигналов, первый вхо которого подключен к первому выходу блока управлени , второй выход которого соединен с первым входом датчика команд, отличающее :   тем, что, с целью повышени  точности управлени  путем повьшени  достоверности передачи команд, вве- дены блок сравнени , логический бло компаратор и таймер, выход которого соединен с первым входом блока упралени , второй вход которого подключен к первому входу компаратора и к первому выходу датчика информации, вторые выходы которого соединены с соответствующими вторыми входами дачика команд, третий вход которого подключен к первому выходу блока сравнени  и к третьему входу блока управлени , четвертый вход которого соединен с входом таймера и с выхо

о 5

0

5

0

5

0

5

дом компаратора,, вторые входы которого подключены к соответствующим первым вькодам декодера и к соответствующим первым входам логического блока, второй вход которого подключен к третьему выходу блока управлени  5 п тый вход которого соединен с вторым выходом декодера, при этом выходы датчика команд соединены с соответствующими входами кодера, выход которого соЕ динен с вторьм входом блока преобразовани  сигналов, входы получател  информации подключены к соответствующим вторым выходам блока сравнени ., первые входы которого подключены к соответствующим первым вьпсодам.логического блока, второй вьпсод которого соединен с вторым входом блока сравнени , третьи входы которого подключены к соответствующим выходам блока пам ти.

2.Устройство по п. 1, о т л и- чающеес  тем, что логический блок содержит мажоритарный элемент, регистры и распределитель импульсов, первые вьпсоды которого соединены с первыми входами соответствующих регистров , выходы которых подключены

к соответствующим входам мажоритарного элемента, выходы которого  вл ютс  первыми выходами логического блока, вторым выходом которого  вл етс  второй выход распределител  импульсов, вход которого  вл етс  зторым входом логического блока, пер- зыми входами которого  вл ютс  вторые , входы регистров.

3.Устройство по п. 1,0 т л и- чающеес  тем, что блок сравнени  содержит преобразователь кода, регистр пам ти, компаратора и дешифратор команд,, выходы которого соединены с соответствующими первы- ;чи входам регистра пам ти и с соот- ветств: лощими первыми входами компаратора , выход которого соединен с вторым входом регистра пам ти, выходы которого с соответствующими входами преобразовател  кода, выходы которого  вл ютс  вторыми выходами блока сравнени , первым выходом которого  вл етс  выход компаратора , второй и третий входы которого  вл ютс  соответственно вторьм и третьим входами блока сравнени , первыми входами которого  вл ютс  BXOД)I

дешифратора команд.