SU1241414A2 - Усилитель мощности - Google Patents
Усилитель мощности Download PDFInfo
- Publication number
- SU1241414A2 SU1241414A2 SU843739744A SU3739744A SU1241414A2 SU 1241414 A2 SU1241414 A2 SU 1241414A2 SU 843739744 A SU843739744 A SU 843739744A SU 3739744 A SU3739744 A SU 3739744A SU 1241414 A2 SU1241414 A2 SU 1241414A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- generator
- clock
- synchronous
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
Изобретение относитс к радиотехнике и вл етс дополнительным к изобретению по авт. св. № 1020974. Обеспечиваетс увеличение выходной мощности. Усилитель мощности содержит источник 1 входного сигнала, сумматор-интегратор 2, дискриминатор 3, распределитель импульсов 4, выходной каскад 5, генератор 6 тактовых импульсов и элемент 7 совпадени . Генератор 6 тактовых импульсов включает блок 8 формировани управл ющего напр жени , блок 9 запуска и управл емый ждущий генератор 10. В блоке 8 формировани управл ющего напр жени диоды 11, 12 и инвертирующий операционный усилитель 13 образуют двух- полупериодный выпр митель, а диод 14 и резисторы 15, 16 - элемент сдвига. Блок 9 запуска вьтолнен на генераторе пилообразного напр жени (ГПН) и инверторе 18. Управл емый ждущий генератор 1.0 содержит тактируемый . . ГПН, выполненный на транзисторе 19, компаратор 20 и синхронный DRS-триг- гер 21. Сумматор-интегратор 2 вл етс основным злементом усилител мощности. Он осуществл ет сравнение площади выходного усиленного импульса со значением, поступающим с источника 1 входного сигнала. Увеличение выходной мощности достигаетс за счет введени элемента 7 совпадени и подачи входного сигнала на генератор 6 тактовых импульсов. 4 3. . ф-лы. 2 ил. с & (Л tc 4 4 Ч)
Description
11
Изобретение относитс к радиотехнике и может быть использовано, в частности, в усилител х мощности низкой частоты, а также в импульсных регул торах и стабилизаторах напр - женин посто нного тока и вл етс дополнительным к основному авт. св. № J020974.
Цель изобретени увеличение выходной мощности.
На фиг. 1 представлена структурна схема усилител мощности; на фиг. 2 - диаграммы напр жений, по сн ющие его работу.
Усилитель мощности содержит ис- точник 1 входного сигнала, сумматор- интегратор 2 с входами 2 к 2, дискриминатор 3, распределитель 4 импульсов , со входами 4, и 4, выходами , инвертором 4 и синхронны- ми DRS-триггерами 4д-4,, выходной каскад 5, генератор 6 тактовых, импульсов с управл ющим входом 6, входом синхронизации 6 и вьосодом 6 элемент 7 совпадени . Генератор 6 тактовых импульсов содержит блок 8 формировани управл ющего напр жени блок 9 запуска и управл ющий ждущий генератор 10 с входом 10 и пр мым и инверсным выходами Ю, 10 соот- ветственно. Блок 8 формировани управл ющего напр жени содержит двух- полупериодный выпр митель на диодах 11 и 12 и инвертирующем операционном усилителе 13 и элемент сдвига уровн на диоде 14 и резисторах 15 и 16. Блок 9 запуска содержит генератор пилообразного напр жени на транзисторе 17 и инвертор 18. Управл емый ждущий генератор IО содержит такти- руемый генератор пилообразного напр жени на транзисторе 19, компаратор 20, синхронный DRS-триггер 21.
Усилитель мощности работает следующим образом.
В исходном состо нии оба синхрон- - ных DRS-триггера распределител 4 импульсов наход тс в состо нии О, что соответствует отсутствию какого- либо (положительного или отрицатель- кого) потенциала на выходе выходного каскада 5. На вход 2 сумматора-интегратора 2 поступает нулевой сигнал
Сумматор-интегратор 2 . вл етс основным элементом устройства, в котором осуществл етс сравнение площади выходного усиленного импульса со
14 .2
значением, занесенным в сумматор-интегратор 2 по входу 2f .
При отрицательном выходном сигнале на выходе с умматора-интегратора 2 по входу 2, накопитс некоторый положительный потенциал, соответствующий интегралу входного сигнала за часть тактового промежутка до тактового
импульса. I
На выходе дискриминатора 3 при 3toM устанавливаетс положительный потенциал, на выходе инвертора 4 - нулевой потенциал, который по входу R удерживает синхронный DRS-триггер- 4р в состо ние О. С приходом первого положительного тактового импульса синхронный DRS TpHrrep 4 устанавливаетс в состо ние 1 а синхронный DRS-триггер 4 своего состо ни не мен ет, так как на его установочном входе К в это врем присутствует нулевой потенциал с инвертора 4. . При этом сигнал с выхода 4,, распределител 4 импульсов усиливаетс одним из плеч выходного каскада 5 и подаетс на вход 2 сумматора-интегратора 2. С этого момента начинаетс сравнение интеграла выходного усиленного момента - импульса, которьй может быть любой формы, с интегралом входного сигнала. Так как входной сигнал интегрируетс непрерывно, то в сравнении j/ частвует интеграл входного сигнала до тактового импульса (занесенное ранее в интегратор значение ) и после него. Резисторы и емкость сумматора-интегратора 2 выбраны TaKttM образом, чтобы д.о прихода следующего тактового импульса сравнение заканчивалось, что соответствует переходу напр жени на выходе сумматора-интегратора 2 в О. Переход напр жени на выходе сумматора-интегратора 2 в о фиксируетс дискриминатором 3, вы:кодной импульс которого перебрасьшает синхронный DRS-триггер 4д по входу KB состо ние О. Формирование выходного импульса заканчиваетс .
На входе 2,, сумматора-интегратора 2 по обратной св зи исчезает положительный потенциал, сравнение интегралов входного и выходного сигналов заканчиваетс . Так как входной сигнал подаетс на вход 2 сумматора- интегратора 2 непрерывно, то в последнем начинаетс накопление значе- н интеграла выходного сигнала на
следующем тактовом промежутке. Дискриминатор 3, выдав сигнал переброса возвращаетс в исходное состо ние. На выкоде 4 распределител 4 импульсов и на вьтходе выходного каскада 5 до прихода следующего тактового им пульса сохран етс нулевой потенциал .
При переходе; входного сигнала через О по.сле завершени последнего положительного импульса на выходе . выходного .каскада 5 в сумматоре-интеграторе 2 начинает накапливатьс отрицательный потенциал. Это состо ние определ етс дискриминатором 3, который подает разрешающий положительный потенциал на вход R синхронного DRS-триггера 4 и отрицательный- |На D вход синхронного DRS-триггера
8
Поэтому при подаче на синхровхо4а
1ды обоих синхронных DRS-триггеров чд, 4(j тактового импульса свое состо ние с о на 1 изменит только синхронный DRS-триггер 4. При этом выходной каскад 5 выполнен таким образом, что включение синхронного DRS-триггера 4о приводит к формированию отрицательного импульс.а на его выходе. При этом начинаетс сравнение интеграла отрицательного выходного импульса (любой формы) с интегралом положительного входного сигнала.
Процесс сравнени идет аналогично, как и дл отрицательного входного сигнала. При переходе напр жени на выходе сумматора-интегратора 2 через О (конец сравнени интегралов входного и выходного сигналов) дискриминатор 3 через инвертор 4 подает отрицательный управл ющий сигнал на D и R-входы синхронного DRS-триггера 4 Синхронный DRS-триггер 4 переходит в состо ние О. Процесс сравнени закончен. На D и R-входы синхронного DRS-триггера 4g также поступает импульс положительной пол рности, и синхронный DRS-триггер 4g своего состо ни о не измен ет. Усилитель мощности приходит в исходное состо ние . В следующем такте при положительном входном сигнале формируетс отрицательный импульс на выходе вькод ного каскада 5.
При синусоидальном входном сигнале на выходе блока 8 формировани уп- равл ющего напр жени сигнал имеет вид, предсталленный на фиг. 2 а, кри- ва 1. Этот сигнал поступает на вход
компаратора 20. В исходном состо нии синхронный DRS-триггер 21 может нахо- дитьс в любом из двух состо ний. Рассмотрим вариант, когда синхронный DRS-триггер находитс в состо нии 1, При этом на входе блока 9 запуска присутствует нулевой потенциал. На выходе блока 9 запуска потенциал равен 1 (фиг. Зж).
Напр жение на коллекторе транзистора 17 линейно возрастает до порого
вого значени Ц
вор
которое равно напр жению срабатьшани инвертора (штрихова лини на фиг. Зе).
18
5
5
0
0
В момент времени t- на выходе инвертора 18 напр жение падает до нул и переводит синхронный DRS-триггер 21 в нулевое состо ние, при этом на .вход блока 9 запуска поступает положительный потенциал, транзистор 17 отпираетс , напр жение на входе инвертора 19 становитс равным нулю, а на выходе блока 9 запуска - равным единице.
Таким образом, на выходе блока 9 запуска формируетс отрицательный импульс запуска, который дает начало работы всей схемы усилител мощности.
Если при включении усилител мощности синхронный DRS-триггер 21 установитс в состо ние О, тактовый генератор 6 импульсов начинает сразу работать без участи блока 9 запуска . Блок 9 запуска при этом подраба- 5 тывает, но его параметры выбраны таким образом, что он не мешает работе синхронного DRS-триггера (фиг. Зе), При этом транзистор 19 тактируемого генератора пилообразного напр жени закрыт, напр жение на инвертирующем входе компаратора 20 (фиг. 2а, крива 2) линейно возрастает до напр жени , равного значению сигнала на выходе блока 8 формировани управл ющего напр жени . В момент их равенства на выходе компаратора 20 напр жение падает до нул и перебрасьшает синхронный DRS-триггер 21 в состо ние 1, при этом транзистор 19 открываетс , напр жение на неинверти- рующем входе компаратора 20 падает до нул и на выходе компаратора 20 сформируетс узкий отрицательный импульс (фиг. Зб). На выходе 6 генератора 6 .тактовых импульсов сформируетс положительный фронт тактового импульса (фиг. 2в), который поступает на синхровходы синхронных DRS5
триггеров распределител А импульсов , на выходе которого сформируетс передний фронт выходного широтно модулированного импульса (фиг. 2 з,к) Задний фронт широтно модулированного импульса формируетс по моменту равенства площадей входного и выходного сигнала,.По моменту окончаний выходного импульса с одного из выхо- дов 4fl или 4g распределител 4 импульсов положительный фронт импульса через элемент 7 совпадени поступает .на синхровход синхронного DRS- триггера 21 и устанавливает его в состо ние О.
С этого момента начнетс формирование следующего тактового импульса , который поступает на вход распре™ делител 4 импульсов через некоторый промежуток времени, который обратно пропорционален амплитуде входного сигнала. В данном усилителе мощности при всех индексах модул ции невозможно такое состо ние, когда тактовый импульс поступает на вход распределител 4 импульсов ранее, чем закончилс предьадущий импульс. ФорМирова ние тактового импульса начинаетс после окончани формировани выходно го импульса.
Claims (5)
1.Усилитель мощности по авт. св. № 1020974, отличающийс тем, что, с целью увеличени выходной мощности, выход источника входного сигнала соединен с .управл ющим вхо- дом генератора тактовых импульсов, а между выходами распределител импульсов и входом синхронизации генератора тактовых импульсов введен элемент совпадени ,
2.Усилитель по п, , о т л и чающийс тем, что генератор тактовых импульсов содержит блок фор , o s
0 5 о
5
,
мировани управл ющего напр жени , вход которого вл етс управл ющим входом генератора тактовых импульсов , выход соединен с управл ющим входом управл емого ждущего генератора , один выход которого вл етс выходом генератора тактовых импульсов , другой выход соединен с входом блока запуска, выход которого подклю- Ч€1Н К входу запуска уиршв-л емого ждущего генератора, вход синхронизации которого вл етс входом синхронизации генератора тактовых HI-S пульсов,
3.Усилитель по п. 2, отличающийс тем, что .блок формировани управл ющего напр жени содержит последовательно соединенные двухполупериодаый выпр митель и элемент сдвига уровн , выполненный на диоде и резисторах,
4.Усилитель поп, 2, отличающийс тем, что блок запуска выполнен на последовательно соединенных генераторе пилообразного напр жени и инверторе,
5.Усилитель по п. 2, отличаю , щ и: и с тем, что управл е- М1)1й ждущий генератор содержит тактируемый генератор пилообразного напр жени , выход которого соединен с первым входом компаратора, второй вход которого вл етс управл ющим входом управл емого ждущего генератора, выход соединен с Б-входом синхронного DRS-триггера, синхровход которого вл етс входом синхронизации генера- тора тактовых импульсов, D-вход под- ктаочен к общей шине источника питани , Е-вход - к выходу блока запуска, вход которого соединен с инверсным выходом DRS-триггера, пр мой выход которого вл етс выходом генератора тактовых импульсов и соединен с входом тактируемого генератора пилообразного напр жени .
Фиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843739744A SU1241414A2 (ru) | 1984-05-08 | 1984-05-08 | Усилитель мощности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843739744A SU1241414A2 (ru) | 1984-05-08 | 1984-05-08 | Усилитель мощности |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1020974 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1241414A2 true SU1241414A2 (ru) | 1986-06-30 |
Family
ID=21118636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843739744A SU1241414A2 (ru) | 1984-05-08 | 1984-05-08 | Усилитель мощности |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1241414A2 (ru) |
-
1984
- 1984-05-08 SU SU843739744A patent/SU1241414A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1020974, кл. Н 03 F 3/217, 30.04.80 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1294759A (en) | Variable frequency oscillator control systems | |
SU1241414A2 (ru) | Усилитель мощности | |
US4504899A (en) | Inverter firing control with error compensation | |
JP2527880Y2 (ja) | 点弧制御回路 | |
SU1437956A1 (ru) | Управл емый задающий генератор дл тиристорного инвертора | |
SU1751845A1 (ru) | Широтно-импульсный модул тор | |
SU1314438A1 (ru) | Усилитель мощности | |
SU849131A1 (ru) | Устройство определени момента переходачЕРЕз Нуль иНфРАНизКОчАСТОТНОгО СигНАлА | |
SU1539958A1 (ru) | Фазовый дискриминатор | |
SU815887A1 (ru) | Устройство дл контрол последова-ТЕльНОСТи иМпульСОВ | |
SU1624670A1 (ru) | Расширитель импульсов | |
SU1167703A2 (ru) | Генератор импульсов с милливольтовым напр жением питани | |
SU677074A1 (ru) | Аналого-дискретный преобразователь | |
SU1315933A1 (ru) | Устройство дл управлени ромбическим манипул тором | |
SU790233A1 (ru) | Преобразователь последовательности импульсов | |
SU826551A1 (ru) | Устройство для импульсно-фазового управления тиристорным преобразователем | |
SU1274131A1 (ru) | Генератор треугольного напр жени | |
SU1265983A1 (ru) | Селектор импульсов по частоте следовани | |
SU720711A2 (ru) | Устройство задержки | |
SU571891A1 (ru) | Устройство задержки | |
SU1396078A1 (ru) | Преобразователь средневыпр мленного значени электрических сигналов | |
SU940277A1 (ru) | Многофазный генератор | |
SU1487156A1 (ru) | Устройство для генерации помехоустойчивых кодовых последовательностей | |
SU843208A1 (ru) | Устройство дл задержки импульсов | |
SU1403362A1 (ru) | Способ врем импульсного преобразовани аналогового сигнала |