SU1236615A1 - Декодер - Google Patents
Декодер Download PDFInfo
- Publication number
- SU1236615A1 SU1236615A1 SU843732830A SU3732830A SU1236615A1 SU 1236615 A1 SU1236615 A1 SU 1236615A1 SU 843732830 A SU843732830 A SU 843732830A SU 3732830 A SU3732830 A SU 3732830A SU 1236615 A1 SU1236615 A1 SU 1236615A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- flip
- input
- output
- flop
- flops
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение, предназначенное дл использовани в цифровьцс лини х передачи данных, позвол ет повысить помехоустойчивость передачи и быстродействие устройства. Декодер содержит два D-триггера 1, 2, RS-триг- гер 3, элемент НЕ 4, элемент И 5 и элемент 6 задержки. Благодар перекрестному соединению выходов D- триггеров 1, 2с их информационными входами, а также подключению этих выходов через элемент И 5 и элемент 6 задержки к входам установки в ноль обоих D-триггеров 1, 2 обеспечиваютс устойчивое к дрожанию фронта входного сигнала декодирование манчестерского кода и получение синфазных с информационными импульсов тактовый частоты. 2 ил. (Л V и S tsD оо о О5 ел Г Фиг. 1
Description
ч1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в цифровых системах передачи данных.
Цель изобретени - повьшение поме- хоустойчивости и быстродействи .
На фиг. приведена функциональна схема декодера; на фиг.2 - временные диаграммы его работы.
Декодер содержит первый и второй D-триггеры 1 и 2, RS-триггер 3, элемент НЕ 4, элемент И 5 и элемент 6 задержки. Вход декодера подключен к входу синхронизации первого D-триг- гера 1 и через элемент НЕ 4 - к вхо- , синхронизации второго D-триггера. Инверсные выходы первого и второго D-триггеров I и 2 подключены к информационным входам соответственно второго и первого D-триггеров 2 и 1, к соответствуюпщм входам RS-триггера 3 и к входам элемента И 5, выход последнего через элемент 6 задержки подключен к входам установки в ноль D-триггеров 1 и 2. Выходы RS-тригге- ра 3 и элемента 6 задержки вл ютс соответственно информационным выходо и выходом синхронизации устройства.
Принцип работы декодера по сн етс временными диаграммами (фиг.2) и заключаетс в следующем.
Последовательность импульсов в коде Манчестер (фиг. 2о.) поступает с входа декодера на С-вход первого D-трйггера 1 и через элемент НЕ 4 - на С-вход второго D-триггера 2 (фиг.2с). Работа D-триггеров 1 и 2 шгпюстрируетс диаграммами (фиг.2&,1 и проходит под управлением выходных сигналов D-триггеров 2 и I и импуль- сов обнулени с выхода элемента 6 задержки (фиг.2е)« Изменение исходного состо ни D-триггеров и 2 происходит в середине битового интервала . Импульсы низкого уровн с ин- версных выходов D-триггеров i и 2 поступают соответственно на R и S вхо , дл RS-триггера 3 и на входы элем:ен- та И 5. Сигнал на выходе RS-триггера 3 представл ет собой восстановленный сигнал исходного двоичного кода (фиг.). Элемент И 5 осуществл ет логическое сложение последовательностей импульсов низкого уровн с выходов D-триггеров 1 и 2 и выдает на вход элемента 6 задержки последовательность синхроимпульсов тактовой частоты (фиг.2й), задние фронты которых расположеьа в центре тактового интервала Т. Элемент 6 задержки осуществл ет сдвиг импульсов тактовой частоты на величину задержки t , при этом
-- ,,
2
где - длительность импульсов низкого уровн на элемента И 5.
В результате при декодировании ведетс анализ только фазовых переходов сигнала в центре битового интервала независимо от логического уровн сигнала на входе с возможностью варьировани параметров на любой тактовой частоте. Одновременно декодер обеспечивает вьщачу синфазных с ин- формационньиу1и импульсов тактовой частоты , благодар перекрытию зон начала и конца тактового интервала. Все это позвол ет уменьшить воздействие помехи типа дрожани фронта входного сигнала и увеличить скорость передачи информации на входе декодера.
Claims (1)
- Формула изобретениДекодер, содержащий первый и второй D-триггеры, элемент задержки и элемент iflE, выход которого соединен с входом синхронизации второго D- триггера, вход установки в нуль которого подключен к выходу элемента задержки, отличающийс тем, что, с целью повышени помехоустойчивости и быстродействи , в него введень RS-триггер и элемент И, выход которого подключен к входу , элемента задержки, выход которого вл етс выходом синхронизации устройства и соединен с входом установки в нуль первого D-триггера, вход синхронизации которого объединен с входом элемента НЕ и вл етс входом устройства, инверсный выход каждого D-триггера подключен к информационному входу другого D-триггера , к соответствующему входу элемента И и к соответствующему входу RS-триггера, выход которого вл етс информационным выходом устройства .Редактор В.ИвановаСоставитель О.РевинскийТехред И.Попович Корректор Л.ПилипенкоЗаказ 3098/58 Тираж 816 Подписное ВНИИПИ Государственйого комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г.Ужгород,ул.Проектна ,4(i/г.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843732830A SU1236615A1 (ru) | 1984-04-25 | 1984-04-25 | Декодер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843732830A SU1236615A1 (ru) | 1984-04-25 | 1984-04-25 | Декодер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1236615A1 true SU1236615A1 (ru) | 1986-06-07 |
Family
ID=21115962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843732830A SU1236615A1 (ru) | 1984-04-25 | 1984-04-25 | Декодер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1236615A1 (ru) |
-
1984
- 1984-04-25 SU SU843732830A patent/SU1236615A1/ru active
Non-Patent Citations (1)
Title |
---|
Электроника, 1982, т.55, № 12, с.76-77. Патент US № 3979746, кл. кл. Н 03 К 13/00, 07.09.1976. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1493555A (en) | Decoding circuit for binary data | |
SU1236615A1 (ru) | Декодер | |
AU577336B2 (en) | Regenerating the significant instants of a periodic signal | |
SU1562948A1 (ru) | Способ последовательной передачи и приема цифровой информации и устройство дл его осуществлени | |
RU2088044C1 (ru) | Декодер | |
SU940306A1 (ru) | Реверсивный распределитель импульсов | |
SU1172047A1 (ru) | Устройство дл передачи и приема цифровых сигналов | |
SU1552392A1 (ru) | Устройство циклового фазировани дл волоконно-оптических систем передачи информации | |
SU1302436A1 (ru) | Преобразователь бипол рного кода | |
SU966874A2 (ru) | Формирователь импульсов | |
SU1297244A1 (ru) | Устройство синхронизации | |
SU1658188A1 (ru) | Способ последовательной передачи и приема цифровой информации и устройство дл его осуществлени | |
SU1221744A1 (ru) | Делитель частоты импульсов | |
SU1354436A1 (ru) | Демодул тор сигналов с минимальной частотной манипул цией | |
SU1325719A1 (ru) | Система передачи дискретной информации | |
SU1297230A1 (ru) | Способ кодировани сигнала с частичным откликом дл передачи цифровой информации | |
SU1228249A1 (ru) | Устройство дл формировани сигналов разностной частоты | |
SU1317662A1 (ru) | Преобразователь унитарного кода в двоичный код | |
SU1531102A1 (ru) | Устройство дл сопр жени ЦВМ с магнитофоном | |
SU1434546A1 (ru) | Преобразователь кода | |
SU1350844A1 (ru) | Устройство дл формировани дискретных частотных сигналов | |
SU876073A3 (ru) | Устройство декодировани информации | |
SU1319327A1 (ru) | Обнаружитель комбинаций двоичных сигналов | |
SU1282315A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1383493A1 (ru) | Кольцевой счетчик |