SU1223375A1 - Device for adjusting corrector of intersymbol interference - Google Patents

Abstract

Изобретение относитс  к электросв зи и может использоватьс  в аппаратуре передачи данных.. Уменьшаетс  врем  настройки. На передающей стороне 13 с помощью переключател  2 к каналу св зи 3 подключаетс  передатчик 1 сигнала настроечной комбинации . На приемной стороне 14 этот сигнал поступает на первый гармонический корректор 11, а также через приемник 5 сигнала настройки - на формирователь 6 комплексного кеПстра (КК). С формировател  6 значени  КК через усреднитель 7 поступают на вы- читатель 9. На другой вход вычитате- л  9 с блока 8 посто нной пам ти подаютс  значени  КК настроечного сигнала . С выхода вычитател  электрические сигналы поступают в блок 10 определени  коэффициентов, где определ ютс  коэффициенты передачи отводов гармоиических корректоров 1 I и 12. Значени  коэффициентов поступают на регул торы усилени  этих корректоров . Гармонические корректоры Пи 2 соединены последовательно. По сн етс  работа формировател  6 КК. 2 з.п. ф-лы, 3 ил. ue.fThe invention relates to telecommunications and can be used in data communication equipment. The setup time is reduced. On the transmitting side 13, using the switch 2, the signal 1 of the training combination is connected to the communication channel 3. At the receiving side 14, this signal is fed to the first harmonic equalizer 11, as well as through the receiver 5 of the tuning signal - to the shaper 6 of the complex kePstra (QC). From the shaper 6, the QC values through the averager 7 are fed to the subtractor 9. The QC values of the training signal are fed to the other input of the subtractor 9 from the block 8 of the permanent memory. From the output of the subtractor, electrical signals are received in the coefficient determination unit 10, where the transfer coefficients of the taps of the harmonic correctors 1 I and 12 are determined. The values of the coefficients are fed to the gain controllers of these correctors. Harmonic correctors Pi 2 are connected in series. The operation of shaper 6 QC is explained. 2 hp f-ly, 3 ill. ue.f

Description

Изобретение относитс  к электро- св зи, в частности к устройствам кор рекции частотньпс характеристик канала св зи, и может быть использовано в аппаратуре передачи данных, рабо- таюцей с высокой удельной скоростью, дл  коррекции межсимвольной интерференции (МСИ).The invention relates to telecommunications, in particular to devices for correcting the frequency characteristics of the communication channel, and can be used in data transmission equipment, working with high specific speed, to correct intersymbol interference (MSI).

Цель изобретени  - уменьшение времени настройки корректора межсимволь ной интерференции.The purpose of the invention is to reduce the setting time of the intersymbol interference corrector.

На фиг.1 представлена структурна  электрическа  схема устройства дл  . настройки корректора межсимвольной интерференции; на фиг.2 - структур- на  электрическа  схема формировате- ji комппексного кепстра; на фиг.З - электрическа  структурна  схема блока обработки фазы.Figure 1 shows the structural electrical circuit diagram of the device for. settings of the intersymbol interference corrector; Fig. 2 illustrates the structure of the electrical circuit of a formative ji complex kepstra; FIG. 3 is an electrical block diagram of a phase processing unit.

Устройство дл  настройки коррек- тора МСИ содержит передатчик 1 сигнала настроечной комбинации, переключатель 2, подключенный к входу канала 3 св зи, вход 4 устройства, .приемник 5 сигнала настройки, формирователь 6 комплексного кепстра (КК), усреднитель 7, блок 8 посто нной пам ти, вы читатель 9, блок 10 определени  коэффициентов , первый гармонический корректор 11, второй гармонический кор- ректор 12, передающую сторону 13 и приемную сторону 14.The device for adjusting the MCI corrector contains a transmitter 1 of the tuning combination signal, a switch 2 connected to the input of communication channel 3, an input 4 of the device, a tuning signal receiver 5, a complex cepstrum 6 generator, averager 7, block 8 constant memory, you are the reader 9, the coefficient determination unit 10, the first harmonic corrector 11, the second harmonic corrector 12, the transmitting side 13 and the receiving side 14.

Формирователь 6 КК содержит мультиплексор 15, блок 16 быстрого преобразовани  Фурье, блок 17 преобразо ванй  в показательную форму, блок 18 логарифмировани , блок 19 обработки фазы, блок 20 вспомогательной пам тиShaper 6 QC contains multiplexer 15, fast Fourier transform unit 16, unit 17 converted into exponential form, unit 18 logarithm, unit 19 of phase processing, unit 20 auxiliary memory

Блок 19 обработки фазы содержит первый регистр 21 сдвига, первый сум матор 22, второй регистр 23 сдвига, первый элемент 24 сравнени , второй элемент 25 сравнени , сумматор 26 по модулю два, ключ 27, сумматор-вычита тель 28, третий регистр 29 сдвига, второй сумматор 30, блок 31 пам ти, четвертый регистр 32 сдвига, третий сумматор 33, п тый регистр 34 сдвига четвертый сумматор 35, вход 36 сигнала константы 2 ii .The phase processing unit 19 comprises the first shift register 21, the first sum of the matrix 22, the second shift register 23, the first comparison element 24, the second comparison element 25, modulo two adder 26, the key 27, the subtractor 28, the third shift register 29, the second adder 30, memory block 31, the fourth shift register 32, the third adder 33, the fifth shift register 34, the fourth adder 35, the input 36 of the constant signal 2 ii.

УстройствЬ дл  настройки корректора МСИ работает следующим образом.The device for setting the corrector MSI works as follows.

При необходимости настройки первого и второго гармонических корректо- ров 11 и 12 на передающей стороне 13 переключатель 2 подключает к каналу ,3 св зи передатчик 1 сигнала настро- ечной комбинации, чем обеспечиваетс If necessary, adjustments of the first and second harmonic corrections 11 and 12 on the transmitting side 13 switch 2 connects to the channel, 3 communications the transmitter 1 of the tuning combination signal, which provides

передача в канал 3 св зи электрического сигнала, соответствующего комбинации настройки устройства.transmission to channel 3 of an electrical signal corresponding to a combination of device settings.

На приемной стороне 14 этот сигнал поступает в приемник 5 сигнала настройки, где в отсчетные моменты времени осуществл етс  его квантова- ние по уровню. Электрические сигналы соответствующие квантованному значению сигнала в отсчетные моменты вре- мени (в дальнейшем по тексту - отсчеты сигнала), с выхода приемника 5 сигнала настройки поступают в формирователь 6 КК который на их основе определ ет значение КК прин того сигнала , а затем через усреднитель 7 поступают на вход вычитател  9, на другой вход которого с блока 8 посто нной пам ти подаютс  соответствующие значени  КК настроечного сигналаAt the receiving side 14, this signal arrives at the receiver 5 of the tuning signal, where, at the reference times, it is quantized by level. The electrical signals corresponding to the quantized value of the signal at the sample time points (hereinafter referred to as the signal samples), from the output of the receiver 5 of the tuning signal go to the 6 QC generator, which based on them determines the QC value of the received signal, and then through the averager 7 are fed to the input of the subtractor 9, to the other input of which from the block 8 of the permanent memory the corresponding QC values of the tuning signal are supplied

При этом на выходе вычитател  9 в соответствии с выражениемIn this case, the output of the subtractor 9 in accordance with the expression

г(п) х(п) - dg (p) x (p) - d

(п)(P)

(1)(one)

формируютс  электрические сигналы, соответствующие отсчетам КК импульсной характеристики канала 3 св зи, которые поступают в блок 10 определени  коэффициентов усилени  гармонических корректоров 1 1 и 12.В выражении (,) прин ты следующие обозначени -.electrical signals are generated that correspond to the QC samples of the impulse response of the communication channel 3, which are fed to the block 10 for determining the gains of the harmonic correctors 1 1 and 12. In the expression (,), the following symbols are accepted.

.  .

г(п)g (n)

d(n) х(п)d (n) x (n)

КК последовательности отсчетов входного сигнала;QC sequence of samples of the input signal;

КК сигнала настройки d(n);QC signal settings d (n);

последовательность отсчетов входного си-гнала КК, следующих через Т секунд. Б блоке 10 определени  коэффициентов осуществл етс  преобразование сигналов и определ ютс  значени  коэффициентов передачи отводов гармонических корректоров 11 и 12 в со отз(етствии с формуламиthe sequence of readings of the input Q-signal of the QC following T seconds. In block 10 of the determination of the coefficients, the signals are converted and the values of the transfer coefficients of the taps of the harmonic equalizers 11 and 12 are determined in accordance with the formulas

ГR

(2)(2)

n-fcn-fc

(3)(3)

К-П KP

ТДе Ъ, - коэффициенты передачи отводов первого гармонического корректора 11; С - коэффициенты передачи отводов BTopoi o гармонического корректора 12. Значени  коэффициентов передачи отводов, определенные по формулам (2) и (3), поступают на регул торы усилени  отводов этих корректоров. После установки значений всех коэффициентов передачи отводов гармонических корректоров 11 и 12 (настройки устройства) переключатель 2 подключает к входу канала 3 св зи вход 4, чем обеспечиваетс  возможность передачи информации.TDe b, - the transfer coefficients of the taps of the first harmonic equalizer 11; С - transfer coefficients of the BTopoi o harmonic equalizer 12. The values of the tap transfer coefficients determined by formulas (2) and (3) are fed to the gain controllers of the tapes of these correctors. After setting the values of all the transfer coefficients of the taps of the harmonic correctors 11 and 12 (device settings), the switch 2 connects the input 4 to the input of the communication channel 3, thus providing the ability to transfer information.

Формирователь 6 КК, реализованный в соответствии с фиг.2, позвол ет вычислить КК за конечный промежуток времени с достаточной точностью следующим образом.The QC driver 6, implemented in accordance with FIG. 2, makes it possible to calculate the QC in a finite period of time with sufficient accuracy as follows.

Отсчеты исходного сигнала через мультиплексор 15 записываютс /в блокThe samples of the original signal through the multiplexer 15 are recorded / in the block.

16быстрого преобразовани  Фурье, в котором осуществл етс  определение16 is the fast Fourier transform in which the determination is made

значений коэффициентов Фурье входной последовательности, причем каждый изthe values of the Fourier coefficients of the input sequence, each of

отсчетов представл етс  в виде пары значений,  вл ющихс  вещественной и мнимой част ми комплексного коэффици-. ента Фурье. По окончании вычислений каждый из отсчетов передаетс  в блокThe samples are represented as a pair of values, which are the real and imaginary parts of the complex coefficient. enta Fourier. At the end of the calculations, each of the samples is transmitted to the block.

17преобразовани  в показательную орму, где осуществл етс  их преобразование из алгебраической в показательную форму, т.е. осуществл етс - преобразование пары ансамблей,, соответствующих показательной форме чиса . В результате подобного преобразовани  на одном выходе блока 17 преобразовани  в показательную форму (соединенном с блоком 18 логарифмировани ) по вл ютс  сигналы, отображаюие модуль данного значени  коэффициента Фурье, а на другом выходе - сигналы, отображающие его фазу. В блоке 18 логарифмировани  осуществл етс  логарифмирование значений моду  последовательности отсчетов, и игналы, соответствующие значени м огарифма модул , записываютс  в сответствующие  чейки блока 20 вспомогательной пам ти. Одновременно в блое 19 обработки фазы осуществл етс  реобразование последовательности значений фазы с целью устранени  разывов фазовой кривой.17 transformations into an exponential form, where they are transformed from algebraic to exponential form, i.e. carried out - the transformation of a pair of ensembles corresponding to the exponential form of a number. As a result of such a transformation, signals are displayed on one output of conversion unit 17 into exponential form (connected to block 18 of logarithmization), a display module of a given value of the Fourier coefficient, and on another output - signals representing its phase. In block 18, logarithmization, the logarithm of the values of the mode of the sequence of readings is performed, and the signals, the corresponding values of the module orarithm, are recorded in the corresponding cells of the auxiliary memory block 20. At the same time, in phase processing block 19, a sequence of phase values is reformed in order to eliminate the breaks in the phase curve.

Сигналы, соответствующие преобразованным значени м фазы, также записываютс  в блок 20 вспомогательной пам ти. Затем отсчеты комплексного 5 логарифма из блока- 20 вспомогательной пам ти через мультиплексор 15 переписываютс  в блоке 16 быстрого преобразовани  Фурье, где осуществл етс  операци  обратного преобразова0 ни  Фурье. По окончании преобразовани  осуществл етс  считывание полученных значений отсчетов КК из блока 16 быстрого преобразовани  Фурье, и сигналы, им соответствующие, посту5 пают с выхода этого блока на выход формировател  6 комплексного кепстра. Блок 19 обработки фазы (фиг.З) работает следующим образом.Signals corresponding to the converted phase values are also recorded in auxiliary memory block 20. Then, the samples of the complex 5 logarithm from the auxiliary memory block 20 through the multiplexer 15 are rewritten in the fast Fourier transform block 16, where the inverse Fourier transform operation is performed. At the end of the transformation, the obtained values of QC samples from the fast Fourier transform unit 16 are read, and the signals corresponding to them are received from the output of this unit at the output of the complex cepstrum 6. The phase processing unit 19 (FIG. 3) operates as follows.

В исходном состо нии все регистрыIn the initial state, all registers

0 и блок 31 пам ти обнулены. На вход блока 19 обработки фазы последовательно , поступают сигналы, соответствующие значени м фаз от счетов, начина  с Р(о) и конча  P(N(p/2). Очеред5 ное значение фазы Р(К) записываетс  .в регистр 21 и поступает на вход сумматора 22, где из него вычитаетс  предыдущее значение фазы, поступающее на другой вход .сумматора 22 из0 and memory block 31 are reset. Signals corresponding to the phase values from the counting start at the input of the phase processing unit 19, beginning with P (o) and ending P (N (p / 2). The next phase P (K) value is recorded. In register 21 and fed to the input of the adder 22, where it is subtracted from the previous value of the phase, coming to another input. The adder 22 of

0 регистра 23, а также значение поправочного коэффициента С(К-1), поступающее на третий вход сумматора 22 из регистра 29. При этом поправочный коэффициент С(К-1) определ етс  из J услови 0 register 23, as well as the value of the correction factor C (K-1) received at the third input of the adder 22 from the register 29. At the same time, the correction factor C (K-1) is determined from the J condition

О, Ьри К ОOh, brie k o

C(k) {C (k) {

С(К-1)-2Т, при Р(К)-Р(К-1)51Г С (К-1)+2-4-, при P(K-I)-P(K)ir(7). С(К-1) .C (K-1) -2T, with P (K) -P (K-1) 51G C (K-1) + 2-4-, with P (K-I) -P (K) ir (7). C (K-1).

в остальных случа х,in other cases,

с)with)

где Р(К) - последовательность отсче гов фазы.where P (K) is the phase phase sequence.

В результате на выходе первогоAs a result, the output of the first

сумматора 22 формируютс  сигналы, adder 22 signals are generated,

соответствующие разностиcorresponding differences

Р(К) - С(К-1) - Cf(P-l)P(K) - Р(К-1),P (K) - C (K-1) - Cf (P-l) P (K) - P (K-1),

и поступгиощие в элементы 2А и 25 . сравнени . В элементе 24 сравнени  осуществл етс  сравнение поступивших сигналов с сигналами константы , а в элементе 25 сравнени  - с сигнаани константы . Если значение входных сигналов превышает значение константы в элементе 24 сравнени  или меньше константы в элементе 25and entering into elements 2A and 25. compare. Comparison element 24 compares incoming signals with constant signals, and comparison element 25 compares signals with a constant signal. If the value of the input signals exceeds the value of the constant in the reference element 24 or less than the constant in the element 25

$1$ 1

сравнени , то на выходе соответствующего элемента по вл етс  единичный сигнал, свидетельствующий о необходимости коррекций значени  коэффициента С(К-1)., хран щегос  в регистре 29 в соответствии с условием (7). В этом случае сигнал с выхода одного из элементов 24 и 25 сравнени  проходит через сумматор 26 по модулю два и открывает ключ 27, чем разрешаетс  поступление сигналов, соответствующих константе 23Г, с входа 36 через ключ 27 на вход сумматора вычитател  28. На другой вход этого сумматора поступают.сигналы с регистра 29, соответствующие величине коэффициента С(К-1), Сигнал, поступающий с выхода элемента 25 сравнени  на управл ющий вход сумматора comparison, then a single signal appears at the output of the corresponding element, indicating that the value of the coefficient C (K-1) needs to be corrected. Stored in register 29 in accordance with condition (7). In this case, the signal from the output of one of the comparison elements 24 and 25 passes through the adder 26 modulo two and opens the key 27, which allows the arrival of signals corresponding to the constant 23G from input 36 through the key 27 to the input of the adder subtractor 28. To the other input of this the signals from the register 29, corresponding to the value of the coefficient C (K-1), the signal from the output of the comparison element 25 to the control input of the adder

5 изменений, так как в этот момент с регистра 34 поступает нулевое значение . Перед обработкой ка щого последующего значени  фазы в регистр 34 записываютс  сигналы, соответствуювычитател  28, определ ет вид выпол- 20 щие результату суммировани  в сумма- н емой операции (при единичном сигна- оре 33 сигналов, соответствующих ле производитс  сложение, а при нулевом - вычитание из С(К-1) значени  5 changes, since at this moment the register 34 receives a zero value. Before processing each subsequent value of the phase, signals corresponding to subtractor 28 are recorded in register 34, which determines the type of summing result in the summed operation (with a single signal, 33 signals corresponding to the le are added, and zero is subtracted from C (K-1) value

содержимому регистров 32 и 34, т.е. линейной компоненте фазы. В каждом и последующих циклов считывани  сигналов значений из блока 31 пам ти на выходы сумматора 35 поступают сигналы значений соответствующей фазы и ее линейной компоненты. Сигналы, соответствующие разности этих величин по ступают последовательно с выхода сум матора 35 на выход блока. Таким образом , в сумматоре 35 осуществл етс  последовательное устранение линейной компоненты фазы сигнала.the contents of registers 32 and 34, i.e. linear phase component. In each and subsequent readout cycles of the value signals from memory 31, the outputs of the adder 35 receive signals of the values of the corresponding phase and its linear component. The signals corresponding to the difference of these values come in series from the output of the sum of the matrix 35 to the output of the block. Thus, in the adder 35, the linear component of the signal phase is successively eliminated.

константы). Сигналы, соотве,тствук ще результату операции, с выхода сумма- тора-вычитател  28 записываютс  в регистр 29. Если же на выходах элементов 24 и 25 сравнени  по вл ютс  нулевые сигналы, то ключ 27 оказываетс  закрытым и в результате суммировани  с нулем содержимое регистра 29 остаетс  неизменным. Таким образом , после выполнени  описанных операций в регистре 29 оказываютс  записанными сигналы, соответствующие значению коэффициента С(К), отвечающему услови м (7). Сигналы, соответ- ствующие этому значению, поступают на вход сумматора 30, где осуществл етс  их суммирование с сигналам;, поступающими с выхода регистра 21 и соответствук цими очередному значению фазы комплексного числа. Сигналы с выхода сумматора 30 записываютс  в регистр 29, блок 31 пам ти и регистр 32, причем запись в последний осуществл етс  со сдвигом  а log2() разр дов, что эквивалентно делению записываемого числа на N«,/2. Затем на вход блока 19 обработки фазы поступает новое значение фазы сигнала, которое обрабатываетс  в нем описанным образом.constants). The signals corresponding to the result of the operation from the output of the subtractor 28 are recorded in register 29. If the outputs of the comparison elements 24 and 25 appear to be zero, the key 27 is closed and as a result of adding to zero the contents of the register 29 remains unchanged. Thus, after performing the described operations in the register 29, the recorded signals correspond to the value of the coefficient C (K) corresponding to the conditions (7). The signals corresponding to this value are fed to the input of the adder 30, where they are summed with the signals ;, coming from the output of the register 21 and corresponding to the next value of the phase of the complex number. Signals from the output of adder 30 are written to register 29, memory block 31, and register 32, the latter being written with a shift in a log2 () bits, which is equivalent to dividing the record number by N ", / 2. Then, the input of the phase processing unit 19 receives a new value of the signal phase, which is processed therein in the manner described.

Рассмотренные преобразовани  осуществл ютс  до тех пор, пока не будет обработано и записало в блок 31 пам ти и регистр 32 последнее, (Nep/2)-e значение фазы. При этом вThe considered conversions are carried out until the last, (Nep / 2) -e phase value, has been processed and recorded in memory block 31 and register 32. With this in

блок 31 пам ти записываютс  сигналы, соответствующие откорректированным по формуле (7) значени м фазы, а в регистр 32 - сигналы, соответствуюие величине 2q)(Nm/2)/Nm. После это- го осуществл етс  последовательное считывание сигналов, соответствующих значени м , ty (1), q(2),... ,ip() с блока 31 пам ти на вход сумматораmemory block 31 records signals corresponding to phase values corrected by formula (7), and register 32 registers signals corresponding to a value of 2q) (Nm / 2) / Nm. After this, the signals corresponding to the values of, ty (1), q (2), ..., ip () are sequentially read from the memory block 31 to the input of the adder.

35, на другой вход которого поступают сигналы с выхода регистра 34. При этом сигналы, соответствующие значени м фазы с нулевым индексом, проход т на выход сумматора 35 без35, to the other input of which signals are output from the register 34 output. In this case, the signals corresponding to the values of the phase with a zero index are passed to the output of the adder 35 without

изменений, так как в этот момент с регистра 34 поступает нулевое значение . Перед обработкой ка щого последующего значени  фазы в регистр 34 записываютс  сигналы, соответствующие результату суммировани  в сумма- оре 33 сигналов, соответствующих changes, because at this moment from register 34 comes a zero value. Before processing each subsequent phase value, signals are written to register 34, which correspond to the summation result in a sum of 33 signals corresponding to

щие результату суммировани  в сумма- оре 33 сигналов, соответствующих the sum of the total 33 signals corresponding to

содержимому регистров 32 и 34, т.е. линейной компоненте фазы. В каждом из последующих циклов считывани  сигналов значений из блока 31 пам ти на выходы сумматора 35 поступают сигналы значений соответствующей фазы и ее линейной компоненты. Сигналы, соответствующие разности этих величин поступают последовательно с выхода сумматора 35 на выход блока. Таким образом , в сумматоре 35 осуществл етс  последовательное устранение линейной компоненты фазы сигнала.the contents of registers 32 and 34, i.e. linear phase component. In each of the subsequent readout cycles of the value signals from memory block 31, the outputs of the adder 35 receive signals of the values of the corresponding phase and its linear component. The signals corresponding to the difference of these values are received sequentially from the output of the adder 35 to the output of the block. Thus, in the adder 35, the linear component of the signal phase is successively eliminated.

Claims (3)

1. Устройство дл  настройки корректора межсимвольной интерференции, содержащее на передающей стороне передатчик сигнала настроечной комбинации , подклиненный к каналу св зи через переключатель, второй вход которого  вл етс  входом устройства, а на приемной стороне - приемник сигнала настройки и первый гармонический корректор , объединенные входы которых соединены с каналом св зи, о т л и- ающеес  тем, что, с целью уменьшени  времени настройки корректора , введены блок посто нной пам ти и последовательно соединенные формирователь комплексного кепстра, усреднитель, вычитатель, блок определени  коэффициентов и второй гармонический корректор, при этом выход приемника сигнала настройки соединен с входом формировател  комплексного1. A device for adjusting the intersymbol interference corrector, containing on the transmitting side a signal transmitter of a training combination, connected to the communication channel through a switch, the second input of which is the device input, and on the receiving side a tuning signal receiver and the first harmonic corrector, the combined inputs of which connected to the communication channel, so that, in order to reduce the adjustment time of the corrector, a block of permanent memory and connected in series are entered: integrated polices cepstrum averager, a subtracter unit for determining the coefficients of the second harmonic corrector, wherein the output tuning signal receiver connected to the input of the integrated кепстра, выход блока посто нной па- м тн соединен с вторым входом вычи- тател , второй выход блока определе ни  коэффициентов соединен с вторым входом первого гармонического корректора , выход которого подключен к другому входу второго гармонического корректора, выход которого  вл етс  выходом устройства,The Cepstra, the output of the constant-frequency block, is connected to the second input of the subtractor, the second output of the coefficient determination block is connected to the second input of the first harmonic equalizer, the output of which is connected to another input of the second harmonic equalizer, whose output is the output of the device, 2.Устройство по п.1, о т л и - чающеес  тем, что формирователь комплексного кепстра содержит блок обработки фазы, первый вход которого  вл етс  входом сигнала константы 21Т, последовательно соединенные мультиплексор, первый вход которого  вл етс  входом формировател  комплексного кепстра, блок быстрого преобразовани  Фурье, блок преобразовани  в показательную форму, блок логарифмировани , блок вспомогательной пам ти, выход которого подключен к второму входу мультиплексора, при этом второй вход блока обработки фазы соединен с вторым выходом блока преобразовани  в показательную форму а выход подключен к второму входу блока вспомогательной пам ти, второй выход блока быстрого преобразовани  Фурье подключен к второму входу блока преобразовани  в показательную форму, первый выход блока быстрого преобразовани  Фурье  вл етс  выходом формировател  комплексного кепстра.2. The device according to claim 1, of which is that the complex cepstrum former contains a phase processing unit, the first input of which is the input of the signal of the 21T constant, a multiplexer connected in series, the first input of which is an input of the complex cepstrum generator, fast Fourier transform unit, a conversion unit into exponential form, a logarithm unit, an auxiliary memory unit, the output of which is connected to the second input of the multiplexer, while the second input of the phase processing unit is connected to the second in stroke conversion unit in the exponential form and the output connected to the second input of the auxiliary memory, a second output fast Fourier transform unit connected to a second input of the exponential conversion in block form, a first output fast Fourier transform unit is an output of the complex cepstrum. 3.Устройство по п.2, о т л и - чающеес  тем, что блок обработки фазы содержит первый, второй, третий, четвертый и п тый регистры сдвига, первый, второй, третий и3. The device according to claim 2, about tl and - the fact that the processing unit phase contains the first, second, third, fourth and fifth shift registers, the first, second, third and четвертый сумматоры, сумматор-вычи- татель, первый и второй элементы сравнени , сумматор по модулю два, ключ и блок пам ти, при этом входом 5 блока обработки фазы  вл етс  объединенный вход первого регистра сдвига и первый вход первого сумматора, выход которого подключен к объединенным входам первого и второго эле10 ментов сравнени , выход первого элемента сравнени  соединен с первым входом сумматора по модулю два, выход второго элемента сравнени  подключен к первому входу сумматора-вычитател the fourth adders, the calculator adder, the first and second comparison elements, the modulo two adder, the key and the memory block, while input 5 of the phase processing unit is the combined input of the first shift register and the first input of the first adder, the output of which is connected to the combined inputs of the first and second comparison elements, the output of the first comparison element is connected to the first modulo-two input, the output of the second comparison element is connected to the first input of the totalizer-subtractor 5 и второму входу сумматора по модулю два, выход которого подключен к пер- . .вому входу ключа, второй вход которого  вл етс  входом сигнала константы 2, а выход которого соединен с вто0 рым входом сумматора-вычитател , выход которого через третий регистр сдвига подключен к третьему входу сумматора-вычитател , второму входу первого сумматора и первому входу5 and the second input modulo two, the output of which is connected to the first. In the key input, the second input of which is the input of the constant 2 signal, and the output of which is connected to the second input of the adder-subtractor, the output of which is connected to the third input of the adder-subtractor, the second input of the first adder and the first input through the third shift register. 5 второго сумматора, второй вход которого соединен с выходом первого регистра сдвига, а выход подключен к входам второго и четвертого регистров сдвигов и блока пам ти, выход второ0 го регистра сдвига соединен с третьим входом первого сумматора, выход блока пам ти подключен к первому входу четвертого сумматора, выход четвертого регистра сдвига соединен с5 of the second adder, the second input of which is connected to the output of the first shift register, and the output is connected to the inputs of the second and fourth shift registers and the memory block, the output of the second shift register is connected to the third input of the first adder, the output of the memory block is connected to the first input of the fourth adder, the output of the fourth shift register is connected to 5 первым входом третьего сумматора, выход которого через п тый регистр сдвига подключен к второму входу третьего сумматора и к второму входу четвертого сумматора, выход которого 0  вл етс  выходом блока обработки (Ьазы.5 by the first input of the third adder, the output of which through the fifth shift register is connected to the second input of the third adder and to the second input of the fourth adder, the output of which 0 is the output of the processing unit (Laz. Л и г. 2L and r. 2 Фиг.55 Редактор О.БугирEditor O. Bugir Составитель Ш.Эвь нCompiled by Sh. Evn Техред О.Грртвай. Корректор Г.РешетликTehred O.Grtvay. Proofreader G. Reshetlik 1725/59 . Тираж 624 Подписное ВНИИШ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж-35, Раушска  наб., д. 4/51725/59. Circulation 624 Subscription VNIISH of the USSR State Committee for Inventions and Discoveries 13035, Moscow, Zh-35, Raushsk nab. 4/5 Филиап тШ Патент, г. Ужгород, ул. Проектна , 4Filiap tSh Patent, Uzhgorod, st. Project, 4