SU1223350A1 - Pseudorandom number generator - Google Patents

Abstract

Изобретение относитс  к импульс ной технике и позв. улучшить коррел ционные свойства генерируемой последовательности чисел. Устройство . содержит шину 1 Пуск, генератор 2 импульсов, элемент ЗАПРЕТ 3, дели- тель 4 частоты, элемент ИЛИ 5, счетчик 6, элемент И 7, сумматор 8, регистр 9 адреса, блок 10 пам ти. В описании представлены услови , гарантирующие по вление в каждом цикле на выходах генератора полного множества псевдослучайных чисел, записанных в блок 10 пам ти. 1 ил.« Зй/jr. ю со со СПThe invention relates to a pulse technique and a permiss. improve the correlation properties of the generated sequence of numbers. Device contains bus 1 Start, generator 2 pulses, element BANNER 3, divider 4 frequencies, element OR 5, counter 6, element AND 7, adder 8, address register 9, memory block 10. The description presents conditions guaranteeing the occurrence in each cycle at the outputs of the generator of the full set of pseudo-random numbers recorded in memory block 10. 1 ill. “Zy / jr. you

Description

Изобретение относитс  к импульсной технике.The invention relates to a pulse technique.

Цель изобретени  - улучшение коррел ционных свойств генерируемых последовательностей чисел.The purpose of the invention is to improve the correlation properties of the generated sequences of numbers.

На чертеже представлена структурна  схема генератора псевдослучайных чисел.The drawing shows a block diagram of a pseudo-random number generator.

Генератор псевдослучайных чисел содержит шину 1 Пуск, генератор 2 импульсов элемент ЗАПРЕТ 3, делитель А частоты элемент ИЛИ 5, счетчик 6, элемент И 7, сумматор 8, регистр 9 адреса, блок 10 пам ти. Шина 1 Пуск соединена с первым входом элемента ЗАПРЕТ 3, первым входом делител  4 частоты, первым входом регистра 9 адреса и первым входом элемента ИЛИ 5, выход которого соединен с первым входом счетчика 6 выходы которого соединены с первой группой входов сумматора 8, выходы которого соединены с разр дными входами регистра 9 адреса, вь1ходы которого соединены to входами блока 10 пам ти и второй группой входов сумматора 8, выход переноса которого соединен с входом переноса этого сумматора. Выходы счетчика 6, кроме первого, соединены с входами эдемен та И 7, выход которого соединен со вторым входом элемента ИЛИ 5. Первы вход элемента И 7 соединен со вторым входом счетчика 6 и выходом делител  4 частоты, второй вход которого соединен с вторым входом регистра 9 адреса и выходом элемента ЗАПРЕТ 3, второй вход которого соединен с выходом генератора 2 импульсов .The pseudo-random number generator contains bus 1 Start, generator 2 pulses element BAN 3, divider A frequency element OR 5, counter 6, element AND 7, adder 8, address register 9, block 10 of memory. Bus 1 Start is connected to the first input of the BANNER element 3, the first input of the splitter 4 frequency, the first input of the address register 9 and the first input of the OR element 5, the output of which is connected to the first input of the counter 6 whose outputs are connected to the first group of inputs of the adder 8 whose outputs are connected with the bit inputs of the register 9 of the address, whose inputs are connected to the inputs of the memory block 10 and the second group of inputs of the adder 8, the transfer output of which is connected to the transfer input of this adder. The outputs of the counter 6, except for the first, are connected to the inputs of the E 7 And 7, the output of which is connected to the second input of the element OR 5. The first input of the And 7 element is connected to the second input of the counter 6 and the output of the frequency divider 4, the second input of which is connected to the second input of the register 9 addresses and the output of the element 3, the second input of which is connected to the output of the generator 2 pulses.

Генератор псевдослучайных чисел работает следующим образом.The pseudo-random number generator works as follows.

По сигналу, поданному на шину 1 Пуск, делитель 4 частоты и регист 9 адреса устанавливаетс  в нулевое состо ние. Этим же сигналом через элемент ИЛИ 5 счетчик 6 устанавливаетс  в состо ние 00,..01, определенное значени ми сигналов на его информационных входах. По окончании сигнала на шине 1 Пуск снимаетс  запрещающий потенциал с первого входа элемента ЗАПРЕТ 3 и импульсы, проход щие через этот элемент с выхода генератора 2 импульсов, начинают управл ть работой генератора псевдослучайных чисел.By the signal applied to the bus 1 Start, the frequency divider 4 and the address register 9 are set to the zero state. By the same signal through the element OR 5, the counter 6 is set to the state 00, .. 01, determined by the values of the signals at its information inputs. At the end of the signal on bus 1, the start potential is removed from the first input of the BANCH element 3 and the pulses passing through this element from the output of the pulse generator 2 begin to control the operation of the pseudo-random number generator.

В каждом такте его работы содержимое счетчика 6 суммируетс  в сумматоре 8 с содержимым регистра 9 адреса, и результат суммировани In each cycle of its operation, the contents of the counter 6 are summed in the adder 8 with the contents of the register 9 of the address, and the result of

по переднему фронту импульса синхронизации с выхода элемента ЗАПРЕТ 3 записываетс  обратно в регистр 9 адреса . Этот результат  вл етс  очередным адресом, по которому из блока 10 пам ти, в котором записана последовательность равномерно распределенных псевдослучайных чисел, считываетс  очередное псевдослучайное число. В следующем такте содержимое регистра 9 адреса снова увеличиваетс  на величину, определенную состо нием счетчика 6, которое остаетс  неизменным в течение одного цикла работы генератора, определ емого объемом блока 10 пам ти. Содержимое счетчика 6, таким образом, представл ет собой константу, используемую дл  выработки очередного адреса . В поле допустьмых адресов блока 10 пам ти отсутствует один адрес , соответствующий нулевой  чейке, поэтому при переходе через граничное значение пол  адресов, в результате очередного прибавлени  константьТ соon the leading edge of the synchronization pulse from the output of the BANCH item 3 is written back to the address register 9. This result is the next address at which the next pseudo-random number is read from the memory block 10, in which a sequence of uniformly distributed pseudo-random numbers is recorded. In the next cycle, the contents of the address register 9 are again increased by an amount determined by the state of the counter 6, which remains unchanged during one cycle of operation of the generator, determined by the volume of the memory block 10. The contents of counter 6, thus, is a constant used to generate the next address. In the field of permissible addresses of memory block 10, there is no one address corresponding to the zero cell, therefore when passing through the boundary value of the address field, as a result of the next addition of constant T with

счетчика 6, требуетс  коррекци  адреса . Эта коррекци  выполн етс  с помощью обратной св зи с выхода переноса сумматора 8 на его же вход переноса. Когда результат суммировани  выходит за границу допустимых адресов на выходе переноса сумматора 8 образуетс  единичный сигнал (единица переноса). Этот сигнал по цепи обратной св зи поступает наcounter 6, address correction is required. This correction is performed by feedback from the transfer output of the adder 8 to its own transfer input. When the result of the summing exceeds the boundary of the valid addresses, a single signal (transfer unit) is formed at the transfer output of the adder 8. This feedback signal is fed to

вход переноса в младший разр д сумматора 8, в результате чего значение суммы на выходах сумматора 8 увеличиваетс  на единицу. Таким образом , при переходе через границуthe transfer input to the lower bit of the adder 8, as a result of which the sum value at the outputs of the adder 8 is increased by one. So when crossing the border

адресов к очередному адресу прибавл етс  константа со счетчика 6 и +1, в остальных случа х адрес модифицируетс  на величину константы со счетчика 6.the addresses from the next address are added to the constant from counter 6 and +1, in the remaining cases the address is modified by the value of the constant from counter 6.

По окончании очередного цикла генерации на выходе делител  4 частоты по модулю, определ емому объемом блока 10 пам ти, по вл етс  импульс, который, воздейству  на второй входAt the end of the next generation cycle, a pulse appears at the output of the splitter 4 frequency modulo, determined by the volume of the memory block 10, which affects the second input

счетчика 6, увеличивает его содержимое на единицу, формиру  таким образом константу модификации адреса дл  следующего цикла генерации. Наиcounter 6, increases its content by one, thus forming an address modification constant for the next generation cycle. Nai

33

большей разрешенной константой модфикации адреса  вл етс  число на единицу меньшее числа  чеек блока пам ти. Дл  исключени  в счетчике состо ни , равного числу  чеек блока 10 пам ти (а также запрещенного нулевого состо ни ), в генераторе примен етс  элемент И 7. Когда состо ние счетчика 6 достигает последнего разрешенного состо ни  и с выхода делител  4 частоты поступает очередной импульс, определ ющий момент окончани  очередного цикла генерации псевдослучайных чисел, на выходе элемента И 7 по вл етс  единичный сигнал, поступающий через элемент ИЛИ 5 на первый вход (установки начального состо ни ) счетчика 6. По этому сигналу в разр ды счетчика 6 записьшаетс  код 00...0 который  вл етс  первой разрешенно константой модификации адреса, после чего генераци  псевдослучайных чисел устройством прододжаетс . Очевидно, что период повторени  последовательности псевдослучайных чисел, формируемых генератором, равен числу тактов N() () , где m - разр дность чисел () : чеек блока 10 пам ти. Дополнительным условием, гарантирующим по вление в каждом цикле на выходах генератора полного множества из псевдослучайных чиthe larger resolved address modification constant is a number per unit fewer number of memory blocks. To eliminate a state in the counter equal to the number of cells in memory block 10 (as well as a forbidden zero state), element 7 is applied to the generator. When the state of counter 6 reaches the last allowed state and another pulse is sent from the output of divider 4 frequency defining the moment of the end of the next pseudo-random number generation cycle, at the output of the AND 7 element there appears a single signal arriving through the OR 5 element at the first input (of the initial state setting) of the counter 6. By this signal into the discharge bits and 6 zapisshaets code 00 ... 0 which is the first modification of the allowed addresses constant, then the generation of pseudorandom numbers prododzhaets device. Obviously, the repetition period of a sequence of pseudo-random numbers generated by the generator is equal to the number of clock ticks N () (), where m is the number resolution (): cells of memory block 10. An additional condition that guarantees the occurrence in each cycle at the outputs of the generator is a complete set of pseudo-random numbers.

сел, записанных в блоке 10 пам ти,  вл етс  взаимна  простота констан- ты q со счетчика 6 и числа () . Это условие выполн етс  дл  всех ,2,..., 2 -2 только в том случае , когда период сам  вл етс  простым числом.The villages recorded in memory block 10 are the mutual simplicity of the constant q from counter 6 and the number (). This condition is fulfilled for all, 2, ..., 2 -2 only in the case when the period itself is a prime number.

Значени  константы q модификации адреса по существу определ ют шаг, с которым псевдослучайные числа исходной последовательности, образованной как последовательность состо ний сдвигаиощего регистра, считываютс  из  чеек пам ти. Если шаг q- пробегает все возможные значени  от 1 до , то на выходах генераThe values of the q modification constant of the address essentially determine the pitch with which the pseudo-random numbers of the original sequence, formed as a sequence of shift register states, are read from the memory cells. If step q-runs through all possible values from 1 to, then the outputs of the generator

4four

тора генерируетс  полное множество неповтор ющихс  циклов из -1 псевдослучайных чисел исходной последовательности. Последовательности бинарных символов, получаемые в отдельных разр дах генерируемых псевдослучайных чиa torus generates a complete set of non-repeating cycles from -1 pseudo-random numbers of the original sequence. Sequences of binary symbols obtained in separate bits of the generated pseudo-random chi

сел, также образуют полное множество М-последовательностей, которые могут быть получены дл  данной степени характеристического полинома .villages also form a complete set of M-sequences, which can be obtained for a given degree of a characteristic polynomial.

Claims (1)

Формула изобретени Invention Formula 2020 2525 00 00 , , 5five 00 Генератор псевдослучайных чисел, содержащий генератор импульсов, счетчик, элемент И, отличающийс  тем, что, с целью улучшени  коррел ционных свойств генерируемых последовательностей чисел, он содержит элемент ЗАПРЕТ, делитель частоты, элемент ШШ, сумматор , регистр адреса, блок пам ти, шину Пуск, котора  соединена с первым входом элемента ЗАПРЕТ, пер- вым входом делител  частоты, первым входом регистра адреса и первым входом элемента ИЛИ, выход которого соединен с первым входом счетчика, выходы которого соединены с первой группой входов сумматора, выходы которого соединены с разр дными входами регистра адреса, выходы которого соединены с входами блока пам ти и второй группой входов сумматора , выход переноса и вход переноса которого соединены между собой, выходы счетчика, кроме первого, соединены с соответствующими, кроме первого, входами элемента И, выход которого соединен с вторым входом элемента ИЛИ, первый вход элемента И соединен с вторым входом счетчика и выходом делител  частоты, второй вход которого соединен с вторым входом регистра адреса и выходом элемента ЗАПРЕТ, второй вход которого соединен с выходом генератора импульсов.A pseudorandom number generator containing a pulse generator, a counter, an AND element, characterized in that, in order to improve the correlation properties of the generated sequences of numbers, it contains a BAN element, a frequency divider, an SHSh element, an adder, an address register, a memory block, a Start bus which is connected to the first input of the BANNER element, the first input of the frequency divider, the first input of the address register and the first input of the OR element whose output is connected to the first input of the counter whose outputs are connected to the first group of inputs Ummator, the outputs of which are connected to the bit inputs of the address register, the outputs of which are connected to the inputs of the memory block and the second group of inputs of the adder, the transfer output and transfer input of which are interconnected, the counter outputs, except the first, are connected to the corresponding, except the first, inputs element And, the output of which is connected to the second input of the element OR, the first input of the element And is connected to the second input of the counter and the output of the frequency divider, the second input of which is connected to the second input of the address register and the output of the element BAN, the second input of which is connected to the output of the pulse generator.