SU1223329A1 - Frequency multiplier - Google Patents
Frequency multiplier Download PDFInfo
- Publication number
- SU1223329A1 SU1223329A1 SU843770892A SU3770892A SU1223329A1 SU 1223329 A1 SU1223329 A1 SU 1223329A1 SU 843770892 A SU843770892 A SU 843770892A SU 3770892 A SU3770892 A SU 3770892A SU 1223329 A1 SU1223329 A1 SU 1223329A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- output
- pulses
- converter
- code
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к радиотехнике и может быть использовано в устройствах вычислительной и измерительной техники. Цель изобретени - упрощение устройства. Преобразователь частоты (ПЧ) 6 имеет три,выходных состо ни . В зависимости от управл ющего сигнала дискриминатора (Д) 5 частота его выходных импульсов устанавливаетс равной частоте генератора 7 (г)либо больше. либо меньше. Если период Т входного сигнала изменилс в меньшую сторону, то по вл етс сдвиг фазы сигнала на выходе счетчика (С) 4. Это рассогласование выдел етс временным Д 5. С 8 в течение интервала рассогласовани заполн етс импульсами макс период входного сигнала изменилс в большую сторону, то ПЧ 6 формирует импульсы f - Вне интервала рассогласовани или при отсутствии рассогласовани С 8 заполн етс импульсами с частотой, равной fp.Врем обработки рассогласовани вызванного скачкообразным изменением f входного сигнала определ етс выбором соотношени частот выходных импульсов ПЧ 6 и составл - ет от одного до трех периодов входного сигнала. Введение С 4 и Д 5 позвол ет выдел ть рассогласовани , возникшие в результате изменени f входного сигнала, а также контролировать процесс устранени рассогласований . 1 ил. (Л ND 1C 00 со N9 СОThe invention relates to radio engineering and can be used in computing and measuring devices. The purpose of the invention is to simplify the device. The frequency converter (FC) 6 has three output states. Depending on the control signal of the discriminator (D) 5, the frequency of its output pulses is set equal to the generator frequency 7 (g) or more. or less. If the period T of the input signal has changed in a lower direction, then the phase shift of the signal at the output of the counter (C) 4 appears. , the IF 6 generates pulses f - Out of the error interval or, in the absence of a mismatch, C 8 is filled with pulses with a frequency equal to fp. The ratio of the frequencies of the output pulses of the IF 6 and ranges from one to three periods of the input signal. Introduction of C 4 and D 5 makes it possible to isolate mismatches resulting from a change in f of the input signal, as well as to control the process of eliminating mismatches. 1 il. (L ND 1C 00 with N9 CO
Description
Изобретение относитс к радиотехнике и может быть использовано в устройствах вычислительной и измерительной техники.The invention relates to radio engineering and can be used in computing and measuring devices.
Цель изобретени - упрощение устройства.The purpose of the invention is to simplify the device.
На чертеже представлена электрическа структурна схема умножител частоты.The drawing shows an electrical structure of a frequency multiplier circuit.
Умножитель частоты содержит формирователь 1 импульсов, преобразователь 2 временной интервал - код, преобразователь 3 код - временной интервал, счетчик 4, временной дискриминатор 5, преобразователь 6 частоты и генератор 7 импульсов. При этом преобразователь 2 временной интервал - код содержит счетчик 8 регистр 9, а преобразователь 3 код временной интервал с.одержит счетчик 1Q и дешифратор 11.The frequency multiplier contains a pulse shaper 1, a time interval converter 2 — a code, a code converter 3 — a time interval, a counter 4, a time discriminator 5, a frequency converter 6, and a pulse generator 7. In this case, the converter 2 is a time interval — the code contains a counter 8, a register 9, and the converter 3, a code a time interval, contains a counter 1Q and a decoder 11.
Умножитель частоты работает следующим образом.The frequency multiplier works as follows.
При поступлении периодического сигнала на формирователь 1, на его выходе формируетс последовательнос импульсов Urn , интервал между которыми равен периоду входного сигнала . Каждый из этих импульсов, поступа на вход преобразовател 2 временной интервал - код, осуществл ет последовательно запись кода счетчика 8 в регистр 9 и сброс счетчика 8. Счетчик 8, осуществл подсчет выходных импульсов преобразовател 6 частоты в интервалах между импульсами формировател 1, накапливает тем самьм кодовьй эквивалент входного временного интервала. Преобразователь 3 код - временной интервал использует только старшие разр ды кода периода. Этим достигаетс деление кода периода входного сигнала (умножение частоты). Преобразование этого кода во временные интервалы производитс счетчиком 10 который каждый раз после достижени нулевого состо ни принимает код старших разр дов регистра 9, что позвол ет сделать процесс формировани временных интервалов Ug, не- прерьтным.When a periodic signal arrives at shaper 1, a sequence of pulses Urn is formed at its output, the interval between which is equal to the period of the input signal. Each of these pulses, arriving at the input of the converter 2 time interval - a code, sequentially writes the code of the counter 8 into the register 9 and resets the counter 8. The counter 8, carried out the counting of the output pulses of the frequency converter 6 in the intervals between the pulses of the former 1, accumulates code equivalent of the input time interval. Converter 3 code - time interval uses only the highest bits of the period code. This is achieved by dividing the input period code (frequency multiplication). The conversion of this code into time intervals is performed by a counter 10 which every time after reaching zero state accepts the code of the high bits of register 9, which allows to make the formation of time intervals Ug non-intermittent.
При работе в установившемс режиме рассогласование между временными интервалами на выходах формировател 1 и счетчика 4 отсутствует и временной дискриминатор 5 устанавливает выходную частоту преобразоваWhen operating in the steady state mode, there is no mismatch between the time intervals at the outputs of the driver 1 and counter 4, and the time discriminator 5 sets the output frequency
5five
00
5five
тел 6 частоты равной частоте генератора 7 импульсов.bodies 6 frequency equal to the frequency of the generator 7 pulses.
Преобразователь 6 частоты имеет три выходных состо ни . В зависимости от управл ющего сигнала дискриминатора 5 частота его выходных импульсов устанавливаетс равной частоте генератора 7 импульсов- либо превышающей ее, либо меньше частоты генератора 7 импульсов. Если период Т входного сигнала измен етс в меньшую сторону, то по вл етс сдвиг фазы сигнала на выходе счетчика 4 Vf. . .Это временное рассогласование выдел етс временным дискриминатором 5 и счетчик 8 в течение интервала рассогласовани заполн етс импульсами максимальной частоты преоб разовател 6 частоты. Если период входного сигнала измен етс в большую сторону, то преобразователь 6 частоты в течение интервала рассо-. гласовани формирует импульсы минимальной частоты. Вне интервала рассогласовани или при отсутствии рассогласовани счетчик 8 заполн етс импульсами, частота которых равна частоте генератора 7 имупльсов.Frequency converter 6 has three output states. Depending on the control signal of the discriminator 5, the frequency of its output pulses is set equal to the frequency of the generator 7 pulses, either higher than or less than the frequency of the generator 7 pulses. If the period T of the input signal changes in a lower direction, then a phase shift of the signal at the output of the 4 Vf counter appears. . This time error is selected by the time discriminator 5 and the counter 8 during the error interval is filled with the maximum frequency pulses of the frequency converter 6. If the period of the input signal changes in a larger direction, then the frequency converter 6 during the interval is dispersed. Shaping generates minimum frequency pulses. Outside the error interval or in the absence of a mismatch, the counter 8 is filled with pulses whose frequency is equal to the generator frequency 7 impulses.
Наличие счетчика 4 и временного дискриминатора 5 позвол ет вьщел ть рассогласовани , возникшие в- результате изменени частоты входного сигнала в одном или нескольких периодах , а также контролировать процесс устранени рассогласований. Врем обработки рассогласовани , вызванного скачкообразньм изменением частоты входного сигнала, определ етс The presence of the counter 4 and the time discriminator 5 allows to eliminate the mismatches caused by the change in the frequency of the input signal in one or several periods, as well as to control the process of eliminating the discrepancies. The processing time of the mismatch caused by an abrupt change in the frequency of the input signal is determined by
в значительной мере выбором соотношени частот выходных импульсов преобразовател 6 частоты и может составл ть от одного до трех периодов входного сигнала.largely by selecting the frequency ratio of the output pulses of the frequency converter 6 and can be from one to three periods of the input signal.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843770892A SU1223329A1 (en) | 1984-07-06 | 1984-07-06 | Frequency multiplier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843770892A SU1223329A1 (en) | 1984-07-06 | 1984-07-06 | Frequency multiplier |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1223329A1 true SU1223329A1 (en) | 1986-04-07 |
Family
ID=21130757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843770892A SU1223329A1 (en) | 1984-07-06 | 1984-07-06 | Frequency multiplier |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1223329A1 (en) |
-
1984
- 1984-07-06 SU SU843770892A patent/SU1223329A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 732866, кл. G 06 F 7/52, 09.11.77, Авторское свидетельство СССР № 1058021, кл. Н 03 В 19/00, 08.12.84. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3500213A (en) | Sinewave synthesizer for telegraph systems | |
SU1223329A1 (en) | Frequency multiplier | |
US3573613A (en) | Device for the measurement of two frequencies simultaneously present in a complex wave | |
SU809666A1 (en) | Adaptive calling device | |
SU1483466A1 (en) | Piecewise linear interpolator | |
SU1525861A1 (en) | Digital synthesizer of varying frequency | |
SU450216A1 (en) | Angle Code Transducer | |
SU1352615A1 (en) | Digital phase detector | |
SU803111A1 (en) | Frequency-modulated signal quality detector | |
SU462283A1 (en) | Multichannel device for converting frequency signals to digital code | |
JPS6142895B2 (en) | ||
SU1370659A1 (en) | Apparatus for shaping orthogonal oscillations | |
SU1383495A2 (en) | Frequency divider with fractional division ratio | |
SU1757080A1 (en) | Device for digital phase detecting of pulse trains on unequal frequencies | |
SU1635270A1 (en) | Device for discrete-and-phase locking | |
SU734895A1 (en) | Discrete demodulator of frequency telegraphy signals | |
SU565408A1 (en) | Relative phase manipulations signals receiver | |
SU1113898A1 (en) | Frequency-shift keyer | |
SU1176445A1 (en) | Device for multiplying frequency | |
SU1109872A1 (en) | Device for digital phase discriminating of pulse sequences at unequal frequencies | |
SU1732417A1 (en) | Multiphase former of signals | |
SU1241409A1 (en) | Two-phase harmonic signal generator | |
SU902251A1 (en) | Pulse-time converter of the ratio of values | |
SU1171964A1 (en) | Device for digital demodulating of signals with single side band | |
SU1707734A1 (en) | Multiplier of sequence frequency of pulses |