SU1223254A1 - Analog dividing device - Google Patents
Analog dividing device Download PDFInfo
- Publication number
- SU1223254A1 SU1223254A1 SU843816187A SU3816187A SU1223254A1 SU 1223254 A1 SU1223254 A1 SU 1223254A1 SU 843816187 A SU843816187 A SU 843816187A SU 3816187 A SU3816187 A SU 3816187A SU 1223254 A1 SU1223254 A1 SU 1223254A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adder
- inverting
- inputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к электрическим вычислительным устройствам и позвол ет повысить точность делени . Устройство содержит соединенные последовательно первый дифференциальный усилитель (ДУ) 3 с масштабньми резисторами на входах и в цепи отрицательной обратной св зи, сумматор 1, квадратор 5, второй ДУ 4 с масштабными резисторами на входах и в цепи отрицательной обратной св зи. Выход второго ДУ 4 подключен к одному из входов дополнительного сумматора 2, другой вход которого вл етс входом первого сигнала-сомножител , выход дополнительного сумматора 2 соединен с входом усредн ющего фильтра 6,выход которого подключен к второму входу сумматора 1 и к входу дополнительного сумматора 2, неинвертирующие входы ДУ 3 и 4 соединены с шиной нулевого потенциала 14 через ключ 7, управл емый тактовь ми импульсами. Устройство работает по принципу временного разделени сигналов, причем на результат делени , получаемый на выходе усредн кщего фильтра, не вли ет погрешность, вносима квадрато- ром. 1 ил. (Л /5 оThe invention relates to electrical computing devices and allows for improved division accuracy. The device comprises a first differential amplifier (RC) 3 connected in series with large-scale resistors at the inputs and in the negative feedback circuit, adder 1, quad 5, and the second Remote Control 4 with scale resistors at the inputs and negative feedback circuit. The output of the second remote control 4 is connected to one of the inputs of the additional adder 2, the other input of which is the input of the first signal multiplier, the output of the additional adder 2 is connected to the input of the averaging filter 6, the output of which is connected to the second input of the adder 1 and to the input of the additional adder 2 The non-inverting inputs of the remote control 3 and 4 are connected to the zero potential bus 14 via a switch 7 controlled by clock pulses. The device operates on the principle of time separation of signals, and the result obtained by dividing the output of the average filter is not affected by the error introduced by the square. 1 il. (L / 5 about
Description
Изобретение относитс к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.The invention relates to electrical computing devices and can be used in analog computers.
Цель изобретени - повьшение точности устройства в работе.The purpose of the invention is to increase the accuracy of the device in operation.
На чертеже изображена функциональна схема аналогового делительного устройства.The drawing shows a functional diagram of an analog dividing device.
Устройство содержит сумматор 1, дополнительный сумматор 2, первый 3 и второй 4 дифференциальные усилители , квадратор 5, усредн кнций фильтр 6, -ключ 7, первый 8, второй 9,третий 10, четвертый 11, п тый 12 и шестой 13 масштабные резисторы,шину нулевого потенциала 14, вход сигнала- делимого 15, вход сигнала-делител 16, тактовый вход 17 и выход 18.The device contains an adder 1, an additional adder 2, the first 3 and the second 4 differential amplifiers, quad 5, the average filter filter 6, switch 7, first 8, second 9, third 10, fourth 11, fifth 5 and sixth 13 scale resistors, a zero potential bus 14, a signal-divisible input 15, a signal-divider input 16, a clock input 17 and an output 18.
Устройство работает следующим образом .The device works as follows.
Пусть на входе сигнала-делимого 15 действует сигнал x,(t), а на входе сигнала-делител 16 - сигнал x(t). При этом ключ 7 разомкнут, первый и второй дифференциальные . усилители 3 и 4 работают как повторители сигнала,и на выходе сумматора 1 действует сигналLet the signal x, (t) act on the input of the signal-divisible 15, and the signal x (t) on the input of the signal-divider 16. In this case, the key 7 is open, the first and second differential. amplifiers 3 and 4 work as signal repeaters, and the output of the adder 1 is a signal
и x,,(t) + y(t) , (1)and x ,, (t) + y (t), (1)
где y(t) - сигнал на выходе 18,пропорциональный частному от делени сигналов,where y (t) is the output signal 18, proportional to the quotient of the division of the signals,
а на выходе квадратора 5 - сигналand the output of the quad 5 - signal
,2, 2
U; (t)+y(t) --u,,U; (t) + y (t) --u ,,
(2)(2)
где -коэффициент передачи квадратора 5;where is the transfer coefficient of the quad;
Л - погрешность, вносима квадратором 5.L - the error introduced by the quad 5.
Сигнал с выхода квадратора 5 поступает через второй дифференциальный усилитель 4 на второй вход дополнительного сумматора 2.The signal from the output of the quad 5 is fed through the second differential amplifier 4 to the second input of the additional adder 2.
На выходе дополнительного сумматора 2 имеем сигналAt the output of the additional adder 2 we have a signal
,,(t)+y(t)f+kjy(t)(t)-eup,, (t) + y (t) f + kjy (t) (t) -eup
где k - коэффициент передачи сумматора 1 по второму входу;where k is the transfer coefficient of the adder 1 on the second input;
коэффициент передачи сумматора 1 по первому входу; коэффициент передачи сумматора 1 по третьему входу,transfer coefficient of the adder 1 on the first input; transfer coefficient of the adder 1 on the third input,
который поступает на вход усредн ющего фильтра 6.. В следующий моментwhich is fed to the input of the averaging filter 6 .. At the next moment
ч времени , когда ключ 7 замкнут,первый 3 и второй 4 дифференциальные усилители работают как инверторы,при этом на выходе сумматора 1 действует сигналhours, when the key 7 is closed, the first 3 and second 4 differential amplifiers operate as inverters, while the output of the adder 1 is a signal
и, y(t) - x,(t),and, y (t) - x, (t),
(4)(four)
(5)(five)
а на выходе квадратора 5 сигнал и k,y(t) - x,(t).and at the output of the quad 5 signal and k, y (t) - x, (t).
Сигнал с выхода квадратора 5 через второй дифференциальный усилитель 4 поступает на второй вход сумматора 1, на выходе которого имеем сигналThe signal from the output of the Quad 5 through the second differential amplifier 4 is fed to the second input of the adder 1, the output of which we have the signal
(,(t) - x,j(t) + k.jy(t) + + ) -Д,(6)(, (t) - x, j (t) + k.jy (t) + +) -D, (6)
который поступает на вход усредн ющего фильтра 6.which is fed to the input of the averaging filter 6.
Ключ 7 совместно с первым 3 и вторым 4 дифференциальными усилител ми осуществл ет принцип временного разделени сигналов. При этом на входе - усредн кнцего фильтра 6 сигнал имеет форму меандра, амплитуда положительных импульсов которого определ етс выражением (3), а отрицательных - выражением {6).Key 7, together with the first 3 and second 4 differential amplifiers, implements the principle of time separation of signals. At the same time, at the input - the average filter filter 6 has the form of a meander, the amplitude of the positive impulses of which is determined by the expression (3), and the negative ones - by the expression (6).
Усредн ющий фильтр 6 осуществл ет усреднение входного сигнала. ЕслиThe averaging filter 6 averages the input signal. If a
выполнить услови К 0,5k Кц 0,5, то на фильтра 6 имеемTo fulfill the conditions K 0,5k Kts 0,5, then on the filter 6 we have
г выходе усредн ющегоg output averaging
va)X .U) XoCt)va) X .U) XoCt)
(7)(7)
Из выражени (7) следует, что на выходе 18 формируетс сигнал, пропорциональный частному от делени входных сигналов, а погрешность, вносима квадратором, не входит в вьфаже- ние (7), т.е. точность работы высока .From expression (7) it follows that at output 18 a signal is formed that is proportional to the quotient of the division of the input signals, and the error introduced by the quad is not included in the output (7), i.e. accuracy of work is high.
Таким образом, предложенное аналоговое делительное устройство по сравнению с известным характеризуетс более высокой точностью работы.Thus, the proposed analog dividing device in comparison with the known one is characterized by a higher accuracy of operation.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843816187A SU1223254A1 (en) | 1984-11-22 | 1984-11-22 | Analog dividing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843816187A SU1223254A1 (en) | 1984-11-22 | 1984-11-22 | Analog dividing device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1223254A1 true SU1223254A1 (en) | 1986-04-07 |
Family
ID=21148150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843816187A SU1223254A1 (en) | 1984-11-22 | 1984-11-22 | Analog dividing device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1223254A1 (en) |
-
1984
- 1984-11-22 SU SU843816187A patent/SU1223254A1/en active
Non-Patent Citations (1)
Title |
---|
Патент JP № 55-47421, кл. G 06 G 7/16, опублик. 1980. Авторское свидетельство СССР № 1037278, кл. G 06 G 7/161, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0202708A3 (en) | D.c. block capacitor circuit | |
SU1223254A1 (en) | Analog dividing device | |
JPS5761330A (en) | Wave-form conversion circuit | |
JPH0158893B2 (en) | ||
SU681435A1 (en) | Voltage difference integrator | |
GB1403390A (en) | System for altering a data distribution display | |
SU1187180A1 (en) | Amplitude discriminator | |
SU1015396A1 (en) | Device for extracting square root from the sum of two voltage squares | |
SU987806A2 (en) | Digital filter | |
SU705464A1 (en) | Device for detecting modulus of alternating signal | |
SU1118927A1 (en) | Amplitude detector | |
JPS5630316A (en) | Cyclic filter | |
SU577664A1 (en) | Amplitude-modulated pulse signal generator | |
JPS5327353A (en) | Bipolar digital-analog converter | |
SU1485238A1 (en) | Digital differentiator | |
SU871303A2 (en) | Non-linear digital filter | |
SU677093A1 (en) | Signal delay time- to-dc voltage converter | |
SU1374408A1 (en) | Adaptive filter | |
SU769760A1 (en) | Method of detecting mutually orthogonal harmonic signals | |
SU1385258A1 (en) | Amplifying device | |
JPS52142956A (en) | Differential amplifier unit | |
SU602807A1 (en) | Sine-shaped oscillation control system | |
SU1179371A1 (en) | Device for measuring distribution function of instantaneous frequency of random process | |
SU780015A1 (en) | Four-square divider | |
SU1005083A1 (en) | Device for extracting square root |