SU1213436A1 - Digital phase-meter - Google Patents

Abstract

Изобретение относитс  к радиоизмерительной технике и может быть использовано при измерении сдвига фаз гармонических сигналов на высоких частотах.Фазометр содержит формирователи 1 и 2,D -триггеры 5 и 6, преобразователь 7 фаза-интервал времени, блок 8 квантовани ,, счетчик 9 кода фазы, вычислитель- ньй блок 10, индикатор 11, генератор 12, элемент 13 И, элемент 14 задержки , счетчик 15 времени измерени , блок 16 управлени , блок 17 синхронизации, формирователь пуска времени измерени  и формирователь пуска вычислительного устройства. Введение в каждый канал блоков 3, 4 делени  частоты, состо щих из делител  частоты и триггера, позвол ет снизить энергопотребление за счет использовани  того же быстродействи  элементной базы при расширении частотного диапазона в сторону верхних частот. 4 ил. i (Л -/- /7 П1)СК WThe invention relates to a radio metering technique and can be used in measuring the phase shift of harmonic signals at high frequencies. The phase meter contains drivers 1 and 2, D triggers 5 and 6, a phase-to-time converter 7, a quantization unit 8, a counter 9 of the phase code, calculating unit 10, indicator 11, generator 12, element 13 AND, delay element 14, measurement time counter 15, control unit 16, synchronization unit 17, measurement time start driver, and computing device start driver. Introduction to each channel of blocks 3, 4 of the frequency division, consisting of a frequency divider and a trigger, reduces energy consumption by using the same element base speed when extending the frequency range towards higher frequencies. 4 il. i (L - / - / 7 П1) СК W

Description

.Изобретение.относитс  к радио- измерительной технике и может быть использовано в разработке и построений цифровыхфазометров,предназначенных дл  измерени  сдвига фаз гармо нчческих сигналовна высокихчастотахThe invention relates to radio-measuring equipment and can be used in the development and construction of digital-phase meters, designed to measure the phase shift of harmonic signal high-frequency

Целью изобретени   вл етс  снижение энергопотреблени  за счет использовани  того же быстродействи  элементной базы при расширении ча- статного диапазона в сторону верхних частот.The aim of the invention is to reduce power consumption by using the same elemental base speed when extending the frequency range towards higher frequencies.

На фиг. 1 приведена структурна  схема цифрового фазометра; на фиг. 2 - структурна  схема р,е- ализации блока делени  частоты; на фиг. 3 - элюры, по сн ющие принцип работы блока делени  частоты дл  случа , когда коэффициент делени , этого блока равен 3 (); на фиг. 4 - структурные схемы блока синхронизации и блока управлени .FIG. 1 shows a block diagram of a digital phase meter; in fig. 2 is a block diagram of p, the implementation of a frequency division block; in fig. 3 - elura, explaining the principle of operation of the frequency division unit for the case when the division factor of this unit is 3 (); in fig. 4 shows block diagrams of a synchronization unit and a control unit.

Цифровой фазометр содержит в обо их каналах последовательно соединенные формирователи 1 и 2, блоки 3 и 4 делени  частоты,D-триггеры 5 и 6, подключенные к преобразователю 7 фаза-интервалы времени, с которым последовательно соединены блок 8 квантовани , счетчик 9 кода фазы, вычислительный блок 10 и индикатор 11, последовательно соединенные генератор 12, соединенный с входами синхронизации 3)-триггеров 5 и 6, элемент И 13, соединенный через элемент 14 задержки с блоком 8 квантовани  и счетчик 15 времени измерени , а также последовательно соединенные блок 16 управлени  и блок 17 синх- ронизации, который соединен с элементом И 13 и счетчиком 15 времени измерени , а блок 16 управени  соединен с вычислительным бло ком 10, блок 3(.4) делени  частоты содержит последовательно соединенные делитель 18 частоты и триггер 19 (фиг. 2). Блок 16 управлени  включает в свой состав формиователь . 20 пуска вычислительного стройства и формирователь 21 пуса времени измерени , а блок 17 синхронизации содержит управл емый риггер 22 (фиг. 4).The digital phase meter contains in both channels serially connected drivers 1 and 2, blocks 3 and 4 of the frequency division, D-triggers 5 and 6 connected to the converter 7 phase-time intervals, to which the quantization unit 8 is sequentially connected, the counter 9 of the phase code, computing unit 10 and indicator 11 connected in series generator 12 connected to synchronization inputs 3) triggers 5 and 6, element 13 connected through delay element 14 to quantization unit 8 and measuring time counter 15, as well as serially connected unit 16 is a control and a synchronization unit 17, which is connected to the AND element 13 and a measurement time counter 15, and the control unit 16 is connected to a computing unit 10, the frequency division block 3 (.4) contains serially connected frequency divider 18 and a trigger 19 ( Fig. 2). The control unit 16 includes a shaper. 20 of the start-up of the computing device and the measurement time start shaper 21, and the synchronization unit 17 contains a controlled rigger 22 (Fig. 4).

Фазометр работает следующим обазом .Phase meter works as follows.

Входные гармонические сигналы, реобразованные формировател ми 1Input harmonic signals transformed by formers 1

2 П436 .г2 P436 .g

и 2 в пр моугольные импульсы со стандартными логическими уровн ми, поступают на блоки 3 и 4 делени  частоты , где осуществл етс  делениеand 2 into square-wave pulses with standard logic levels, are sent to blocks 3 and 4 of the frequency division, where the division is performed

5 частоты входных сигналов , и при- , в зка фронтов и срезов сигналов поделенной частоты к фронтам и срезам входных.сигналов. Наличие указанной прив зки обеспечивает двух10 полупериодность измерений и нечув ствительность показаний фазометра к уходам нулевой линии ограничени  формирователей 1 и 2 и наличи  во входных сигналах четных гармоник.5 frequencies of input signals, and at-, viscation of fronts and cuts of signals of the divided frequency to the fronts and cuts of the input signals. The presence of the specified reference ensures two-half-period measurements and the insensitivity of the phase meter readings to the zero-line drifts of the drivers of 1 and 2 and the presence of even harmonics in the input signals.

15 С блоков 3 и 4 делени  частрты сигналы поступают на 3)-входы -триггеров 5 и 6, где осуществл етс  прив зка их фронтов и срезов к последовательности счетных импульсов гене-The 15 C blocks 3 and 4 of the dividing part of the signal are sent to the 3) inputs of the triggers 5 and 6, where their fronts and sections are linked to a sequence of counting pulses

20 ратора 12 импульсов, имеющих частоту f поступающих на входы синхро- ;низации Л-триггеров 5 и 6.20 rarator 12 pulses having a frequency f arriving at the inputs of the synchronization of L-flip-flops 5 and 6.

Сигналы Q выходов D-триггеров 5 и 6 по- на преобразователь 7 фаза- интервалы времени. Интервалы времени , пропорциональные фазовому сдвигу входных сигналов, поступают на блок 8 квантовани , где производитс  их квантование задержанной с 0 помощью элемента 14 задержки по.сле- , довательностью счетных импульсов. Врем  задержки этого элемента выбираетс  так, чтобы не бьшо наложени  счетных импульсов на фронты и срезы квантуемых интервалов, в том числе и с учетом возможных неста- - . бильностей их временного положени , вызьтаемых воздействием различных дестабилизирующих факторов, а также взаимного вли ни  каналов. В результате число импульсов, поступающих на счетчик 9 кода фазы за врем  измерени  t,,, остаетс  неизменным из-за наличи  указанного рода факторов. Код счетчика 9 фазы W по окончании времени измерени  вводитс  в вычислительный блок 10. Результат измерени  вычисл етс  поThe Q signals of the outputs of D-flip-flops 5 and 6 are shown on the converter 7 phase-time intervals. The time intervals proportional to the phase shift of the input signals are sent to the quantization unit 8, where they are quantized delayed with element 0 using delay element 14 followed by the counting pulses. The delay time of this element is chosen so that it does not impose counting pulses on the fronts and sections of quantized intervals, including taking into account possible nonstand- ing. their temporary position, caused by the influence of various destabilizing factors, as well as the mutual influence of the channels. As a result, the number of pulses arriving at the counter 9 of the phase code during the measurement time t ,,, remains unchanged due to the presence of the indicated kind of factors. The counter code 9 of the phase W at the end of the measurement time is entered into the computing unit 10. The measurement result is calculated by

5five

00

5five

формуле formula

00

{If Чгде Ng. 5{If Chgde Ng. five

коэффициент делени  специализированных блоков 3 и 4 делени  частоты , Гх - дробна  часть числа х , N - код времени измерени . Отсчет фазы в градусах в фазометре с посто нным измерительным временем может быть обеспечен без указанных вь1числений, автоматически, при выборе коэффициента пересчета счетчика 15 времени измерени , удовлетвор ющего условиюthe division factor of the specialized blocks 3 and 4 is the frequency division, Gh is the fractional part of the number x, N is the measurement time code. A phase reading in degrees in a phase meter with a constant measuring time can be provided without the specified calculations, automatically, when choosing a conversion factor of the measurement time counter 15 that satisfies the condition

10 , где п - целое число, определ ющее дискрет отсчета (при ц 3- 0,01°) . Однако в структуре современных цифровых фазометров дл  решени  задач калибровки систематических погрешностей, св зи с внешними устройствами и др. имеетс  вычислительное устройство. Поэтому целесообразно указанные вычислительные операции, не требующие апп ратурных затрат, возложить на вычислительное устройство. 10, where n is an integer that defines the sampling count (for c 3–0.01 °). However, there is a computing device in the structure of modern digital phase meters for solving problems of calibrating systematic errors, communicating with external devices, etc. Therefore, it is expedient to impute the indicated computational operations that do not require hardware costs to the computing device.

Импульс времени измерени  формируетс  блоком 17 синхронизации и управл ет прохождением счетных импульсов через элемент И 13. Начало времени измерени  определ етс  вводом предыдущей измерительной информации со счетчика 9 кода фазы в вычислительный блок 10 и его начальной установки. Сигнал окочани  ввода из вычислительного блока 10 поступает на формирователь 21 пуска времени измерени  блока 16 управлени . Последний формирует импульс Пуск на вход установки S управл емого триггера 22 блока 17 синхронизации. Управл емый триггер 22 устанавливаетс  в единичное состо ние, определ ющее начало времени измерени . Окончание времени измерени  осуществл етс  сигналом Стоп, формируемым счетчиком 15 времени, измерени . Момент окончани  времени измерени  вьщел етс  формирователем 21 пуска вычислительного устройства 22, По указанному сигналу вычислительной блок 10 производит ввод новой измерительной информции со счетчика 9 кода фазы и производит его начальную установку. Результат отсчета индицируетс  на индикаторе 11. Тактовые входы делител  I8 частоты и триггера 19 имеют противоположное динамическое переключение . Это обеспечивает прив зку фронтов и срезов сигналов поделенной частоты (фиг. Зб) к фрон там и срезам входных сигналов (фиг.За) Дл  устойчивой работы D-триггеров 5 и 6 период счетных импульсов t The measurement time pulse is generated by the synchronization unit 17 and controls the passage of the counting pulses through the element 13. The beginning of the measurement time is determined by the input of the previous measurement information from the counter 9 of the phase code to the computing unit 10 and its initial setting. The input end signal from the computing unit 10 is supplied to the measurement start trigger 21 of the control unit 16. The latter generates a pulse. Start-up to the input S of the controllable trigger 22 of the synchronization unit 17 The controlled trigger 22 is set to one state, which determines the beginning of the measurement time. The end of the measurement time is carried out by the Stop signal generated by the time counter 15, the measurement. The time of the end of the measurement time is determined by the start-up generator 21 of the computing device 22. According to the indicated signal, the computing unit 10 inputs the new measurement information from the counter 9 of the phase code and makes its initial setting. The result of the reading is indicated on the indicator 11. The clock inputs of the frequency divider I8 and the trigger 19 have the opposite dynamic switching. This ensures that the edges and cuts of the divided frequency signals (Fig. 3b) are attached to the edges and cuts of the input signals (Fig. 3a). For stable operation of the D-flip-flops 5 and 6, the period of the counting pulses is t

-тг- генератора 12 импульсов дол . кв . -tg- generator 12 impulses dol. sq.

жеи быть меньше минимальной по дли- be less than the minimum length

тельности полуволны сигнала t при134364 .the half wavelength of the signal t at 134364.

мерно в 2 раза. Длительность полуволны сигнала определ етс  коэффициентом делени  делител  I8 частоты и его внутренней структурой. Целе- 5 сообразно коэффициент делени  Ng- выбирать нечетным. В этом случае отрицательна  и положительна  полуволна , с точностью асимметрии входных сигналов, могут быть обеспечены about 2 times. The duration of the half-wave signal is determined by the division factor of frequency divider I8 and its internal structure. It is appropriate to choose the odd division factor Ng-. In this case, the half-wave is negative and positive, with the accuracy of the asymmetry of the input signals,

ОL g-t OL g-t

равной длительности б i- бор частоты генератора 12 импульсов в этом случае следует производитьequal to the duration of b i- boron frequency generator 12 pulses in this case should be made

4Р.. 4P ..

или верх15or top 15

исход  из услови  iproceeding from i

-  -

В NX- In nx-

н   рабоча  частота фазометра при выбранной частоте f составит F, n the operating frequency of the phase meter at the selected frequency f will be F,

KbоKbо

4  four

ФормулаFormula

и 3and 3

обретени gaining

Цифровой фазометр, содержащийDigital phase meter containing

в обоих каналах формирователи и О-триггеры, подключенные выходами к преобразователю фаза-интервалы вре- . мени, а входами синхронизации - . к генератору импульсов, блок синхронизации , подключенный входами к счетчику времени измерени  и блоку управлени , а выходом - к блоку управлени  и элементу И, соединенному вторым входом с генератором импульсов, а выходом - со счетчиком времени измерени  и через эле- мент задержки - с блоком квантовани , входом подключенным к преобразователю фаза - интервалы времени, а выходом - к счетчику кода фазы,in both channels, the drivers and O-triggers connected by outputs to the converter phase-intervals time. change, and the sync inputs are. to a pulse generator, a synchronization unit connected by inputs to a measurement time counter and a control unit, and an output to a control unit and an AND element connected by a second input to a pulse generator, and an output to a measuring time counter and, through a delay element, to a unit the quantization, the input connected to the phase converter - time intervals, and the output to the phase code counter,

вычислительный блок, соединенный со счетчиком кода фазы, блоком управлени  и индикатором, отличающийс  тем, что, с целью снижени  энергопотреблени  за счет йспользовани  быстродействи  элементной базы при расширении частотного диапазона в сторону верхних частот , в каждый канал введены блок делени  частоты, содержащий делитель частоты и триггер,тактовые входы которых объединены и соединены с входом блока делени , соединенным с выходом формировател , при этом выход делител  частотыA computing unit connected to a phase code counter, a control unit and an indicator, characterized in that, in order to reduce power consumption by using the element base speed when expanding the frequency range towards high frequencies, a frequency division block containing a frequency divider and trigger, the clock inputs of which are combined and connected to the input of the division unit connected to the output of the shaper, while the output of the frequency divider

подключен к входу установки триггера , а выход триггера соединен с выходом блока делени  частоты, соединенным с 1 -входом-D-триггера.connected to the trigger setup input, and the trigger output is connected to the output of the frequency division unit connected to the 1-input-D-flip-flop.

Редактор Т.КугрьшеваEditor T. Kugrsheva

ФигМFigm

Составитель Н.Агеева Техред М.ПароцайCompiled by N. Ageeva Tehred M. Parotsay

Заказ 779/56 Тираж 730ПодписноеOrder 779/56 Circulation 730 Subscription

ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д, 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., d, 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектна , 4Branch PPP Patent, Uzhgorod, st. Project, 4

(Ю)(YU)

АBUT

Корректор С.ШекмарProofreader S. Shekmar

Claims (1)

Формула изобретенияClaim Цифровой фазометр, содержащийDigital phasemeter containing 25 в обоих каналах формирователи и25 in both channels shapers and В-триггеры, подключенные выходами к преобразователю фаза-интервалы времени, а входами синхронизации к генератору импульсов, блок синхронизации, подключенный входами к счетчику времени измерения и блоку управления, а выходом - к блоку управления и элементу И, соединенному вторым входом с генератором импульсов, а выходом - со счетчи35 ком времени измерения и через элемент задержки - с блоком квантования, входом подключенным к преобразователю фаза — интервалы времени, а выходом - к счетчику кода фазы, вычислительный блок, соединенный со счетчиком кода фазы, блоком управления и индикатором, отличающийся тем, что, с целью снижения энергопотребления за счет йс⁴⁵ пользования быстродействия элементной базы при расширении частотного диапазона в сторону верхних частот, в каждый канал введены блок деления частоты, содержащий делило тель частоты и триггер,тактовые входы которых объединены и соединены с входом блока деления, соединенным с выходом формирователя, при этом выход делителя частотыB-triggers connected by outputs to the phase-to-time converter, and synchronization inputs to a pulse generator, a synchronization unit connected by inputs to a measurement time counter and a control unit, and an output to a control unit and an And element connected by a second input to a pulse generator, and the output - with a counter of 35 measurement times and through the delay element - with a quantization unit, the input connected to the phase converter - time intervals, and the output - to the phase code counter, a computing unit connected to the counter com phase code, control unit and indicator, characterized in that, in order to reduce power consumption due to using ⁴⁵ element speed when extending the frequency range towards the higher frequencies, a frequency division unit containing a frequency divider and a trigger is introduced into each channel, the clock inputs of which are combined and connected to the input of the division unit connected to the output of the driver, while the output of the frequency divider 55 подключен к входу установки триггера, а выход триггера соединен с выходом блока деления частоты, соединенным сU-входомD-триггера.55 is connected to the input of the installation of the trigger, and the output of the trigger is connected to the output of the frequency division unit connected to the U-input of the D-trigger. Фиг.ЦFig. C