SU1201847A1

SU1201847A1 - Число-импульсное линеаризирующее устройство с масштабированием

Info

Publication number: SU1201847A1
Application number: SU843716974A
Authority: SU
Inventors: Анатолий Иванович Недашковский; Валентин Сергеевич Гутников; Владимир Васильевич Комаров; Владимир Михайлович Осипов
Original assignee: Ленинградский Ордена Ленина Политехнический Институт Им.М.И.Калинина; Омский Ордена Ленина Завод "Электроточприбор"
Priority date: 1984-03-26
Filing date: 1984-03-26
Publication date: 1985-12-30

Abstract

ЧИСЛО-ИМПУЛЬСНОЕ ЛИНЕАРИЗИРУЮЩЕЕ УСТРОЙСТВО С МАСШТАБИРОВАНИЕМ , содержащее управл емый делитель частоты, импульсно-потенциальный умножитель, блок пам ти, счетчик адреса и генератор опорных импульсов , причем информационный вход устройства соединен с тактовым входом управл емого делител частоты, первый выход которого соединен с информационным импульсным входом импульсно-потенциального умножител , выход которого соединен с выходом устройства , выход генератора опорных импульсов подключен к установочным входам управл емого делител частоты, импульсно-потенциального умножител и счетчика адреса, выходы которого соединены с входами младших разр дов адреса блока пам ти, входы старших разр дов адреса которого подключены к входам масштабного коэффициента устройства, которые соединены с входами задани коэффициента делени управл емого делител частоты, отличающеес тем, что, с целью повышени быстродействи уст ройства , оно содержит регистр, формирователь импульса и элемент ИЛИ, причем выходы блока пам ти соединены с информационными входами регистра, СП выходы которого подключены к потенциальным информационньп входам импульсно-потенциального умножител , второй выход управл емого делител частоты соединен с первым входом элемента ИЛИ, выход которого соединен с входом синхронизации регистра и входом формировател импульса, выход которого соединен со счетным входом счетчика адреса, второй вход элемента ИЛИ соединен с выходом генератора опорных импульсов.

Description

I 1

Изобретение относитс к электронзмерени м и может найти применение при создании многоканальных информационно-измерительных систем, предназначенных дл измерени электрических и неэлектрических величин с использованием нелинейных частотных да тчйк6в.

J Цель изобретени - повышение быст ро цействи .устройства.

На фиг. 1 изображена структурна cxeVa устройства; на фиг. 2 - вариант реализации импульсно-потенциального умножител .

Устройство (фиг. 1) содержит управл емый делитель 1 частоты, импульсно-потенциальный множитель 2, состо щий из делител 3 частоты и логического элемента И-ИЛИ 4, блок 5 пам ти, переключатель 6 каналов, счетчик 7 адреса, генератор 8 опор- . ных импульсов, регистр 9, формирователь 10 импульса и элемент ЮТИ 11, причем информационный вход управл емого делител 1 вл етс входом устройства, выход делител 1 соединен с информационным входом делител 3, выход которого соединен с первым входом элемента 11, второй вход которого соединен с выходом генератора 8 опорных импульсов и с установочными входами управл емого делител , счетчика 7 адреса и делител 3, а выход - с управл ющим входом регистра 9 пам ти и входом запуска формировател 10 импульса, выход которого соединен с информационным входом счетчика 7 адреса, входы блока 5 пам ти соединены с выходами счетчика 7 адреса, с управл ющими входами делител 1 и с выходами переключател 6, входы которого вл ютс входами ручной и автоматической установок номера канала , информационные входы регистра 9 пам ти соединены с выходами блока 5 пам ти, а выходы - с вторыи входами элемента И-ИЛИ 4, первые ходы которого соединены с выходаи делител 3, а выход элемента И-ИЛИ 4 вл етс выходом устройства.

Изменение коэффициента аппроксиации в момент окончани какогоибо участка аппроксимации осущестл етс быстрой перезаписью хран егос н блоке 5 пам ти кода в регистр 9. Скорость вьтолнени этой onepaiTMH не зависит от быстродейст47

ВИЯ блока 5 пам ти (ПЗУ), а определ етс быстродействием регистра 9, которое равн етс быстродействию остальных узлов устройства. При этом обеспечиваетс хранение в блоке 5 пам ти кода, соответствующего очередному (т.е. превьщ ающему данный на единицу) номеру участка аппроксимации . Устройство вл етс однотактным . Полный цикл его работысостоит из суммы двух временных интервалов (формируемых на выходе генератора времени t„у начальной установки основных узлов устройства и

времени tp. преобразовани .

По заранее известным характеристикам датчиков и заданной погрещности преобразовани осуществл етс расчет устройства линеаризации. Он сводитс

к определению числа участков аппроксимации и соответствующих каждому i-му участку 1 оэффициентов К аппроксимации . Коэффициенты К аппроксимации определ ютс , в свою очередь , номером датчика (канала), следовательно , масщтабным коэффициентом Кд, задаваемым управл емому делителю 1 частоты, и коэффициентом .; умножени умножител 2, соответствующим

данному i-му участку аппроксимации. Значени коэффициентов К хран тс в блоке 5 пам ти.

При этом производитс разбиение рабочего диапазона (например, числа

tnp) на равные по числу им-, пульсов входной частоты f участки аппроксимации. Таким образом, длину участка аппроксимации задают последовательно соединенные управл емый делитель. 1 частоты и делитель 3 частоты.

Устройство работает следующим образом .

В начале оче редного цикла преобразовани на выходе блока 8 опорных временных интервалов формируетс сигнал логической единицы, и в течение времени производитс начальна установка управл емого делител 1,

делител 3 и счетчика 7 в состо ни , необходимые дл подготовки устройства к работе. Например, все перечисленные узлы устанавливаютс в нулевое состо ние, а нулевое состо ние

счетчика 7 соответствует первому участку аппроксимации. Причем длительность подачи логической единицы (tj,u ) на выход генератора 8 определ ет паузу между соседними временными интервалами t преобразовани нелинеаризованной частоты f в числ хА линейно св занное с преобразуемой величиной X. Минимальное значение длительности определ етс быстродействием блока 5 пам ти, т.е. зависит от времени t выборки конкретного типа используемой интегралной микросхемы ПЗУ. Это обусловлено тем что за врем t на выходах блока 5 должен установитьс код, соответствующий первому участку аппроксимации .

В момент формировани перепада 1/0 на вькоде генератора 8 (т.е. в момент окончани времени t начальной установки) этим же перепадом 1/0 на выходе элемента ИЛИ II производитс перепись кода, соответствующего первому участку аппроксимации , с выходов блока 5 в регистр 9, а также осуществл етс запуск формировател 10. На выходе формировател 10 формируетс положительный импульс, длительность которого может определ тьс лишь быстродействием счетчика 7 адреса. Перепад 1/0 этого импульса переводит счетчик 7 в следующее ( в данном случае соответствующее второму участку аппроксимации состо ние.

Перепад I/O, формируемый на выходе гене.ратора 8, вл етс одновременно началом формировани интервала tnp в течение которого импульсы входной нелинеаризованной и немасштабированной частоты f преобразуютс в импульсную последовательность f., на выходе элемента И-11ПИ 4. Точнее число Мц. е„. преобразуетс в число М,д,линейно св зан-Ное с преобразуемой величиной X.

Перепад 1/0 на выходе делител 3 сигнализирует об окончании очередного участка аппроксимации. С моментом по влени этого перепада на выходе элемента ИЛИ вначале

5производитс запись в регистр 9 кода, соответствующего коэффициенту аппроксимации очередного i-ro участка. Затем перепадом I/O с выхода формировател 10 счетчик 7

0 переключаетс в состо ние, на единицу превышающее номер данного участка аппроксимации, т.е. в состо ние (i+l)-ro участка.

Таким образом, быстродействие

5 блока 5 пам ти может быть в Nn разниже быстродействи остальной элементной базы, используемой дл построени линеаризующего устройства . При этом число ,-Кдел-

коэффициент делени последовательно соединенных делителей 1 и 3, т.е. длина участка аппроксимации, выраженна в числе импульсов входной частоты f., .

вы Мхл.

npifc

.-1

тт

л втонот Ручна установка

канала

Фиг.2.

Claims

ЧИСЛО-ИМПУЛЬСНОЕ ЛИНЕАРИЗИРУЮЩЕЕ УСТРОЙСТВО С МАСШТАБИРОВАНИЕМ, содержащее управляемый делитель частоты, импульсно-потенциальный умножитель, блок памяти, счетчик адреса и генератор опорных импульсов, причем информационный вход устройства соединен с тактовым входом управляемого делителя частоты, первый выход которого соединен с информационным импульсным входом импульсно-потенциального умножителя, выход которого соединен с выходом устройства, выход генератора опорных импульсов подключен к установочным входам управляемого делителя частоты, импульсно-потенциального умножителя и счетчика адреса, выходы которого соединены с входами младших разрядов адреса блока памяти, входы старших разрядов адреса которого подключены к входам масштабного коэффициента устройства, которые соединены с входами задания коэффициента деления управляемого делителя частоты, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит регистр, формирователь импульса и элемент ИЛИ, _спричем выходы блока памяти соединены с SS информационными входами регистра, выходы которого подключены к потенциальным информационным входам импульсно-потенциального умножителя, второй выход управляемого делителя частоты соединен с первым входом элемента ИЛИ, выход которого соединен с входом синхронизации регистра и входом формирователя импульса, выход которого соединен со счетным входом счетчика адреса, второй вход элемента ИЛИ соединен с выходом генератора “опорных импульсов.

SU .„,1201847 >