SU1200419A1 - Shaft position-to-digital converter - Google Patents

Abstract

1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД, содержащий блок осветителей,оптически подсоединенный через кодовый диск, выполненный с дополнительной S-дорожкой и дорожками старших и младших разр дов, и индикаторный диск с блоком фотоприемников , группа выходов старших разр дов которого соединена с входами первого преобразовател  кода, а группа вьпсодов младших разр дов - с входами второго преобразовател  кода, выход старшего разр да которого соединен с входом старшего разр да блока согласовани  отсчетов, остальные входы которого соединены с выходами первого преобразовател  кода, о т л и - чающийс  тем, что, с целью повышени  надежности преобразовател , дополнительна  8- дорожка вьтолнена между дорожками старших и младших разр дов кодового диска и соединена с дополнительным входом первого прес S образовател  кода, а выходы второго преобразовател  кода и блока согла (Л совани  отсчетов  вл ютс  выходами преобразовател .1. SHAFT ANGLE CONVERTER CODE containing an illuminator unit, optically connected through a code disk made with an additional S-track and higher and lower order tracks, and an indicator disk with a photodetector unit, the group of outputs of the higher bits of which is connected to the inputs of the first the code converter, and the group of low-order bits are connected to the inputs of the second code converter, the output of the high bit of which is connected to the input of the high bit of the sample matching block, the remaining inputs of which are Connected to the outputs of the first code converter, this is because, in order to increase the reliability of the converter, an additional 8-track is provided between the high and low bits of the code disk and connected to the additional input of the first code generator S, and the outputs A second code converter and an accord unit (L Sampling counts are transducer outputs.

Description

ОABOUT

оabout

4four

СОWITH

2. Преобразователь по п. 1, о тличающийс  тем, что блок согласовани  отсчетов содержит элегмент НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и сумматор, вход элемента НЕ  вл етс  входом старшего разр да блока, выход элемента НЕ соединен с первым входом сумматора, остальные входы которого2. The converter according to claim 1, differing in that the block for matching the samples contains an element NOT, an EXCLUSIVE OR element and an adder, the input of the element is NOT an input of the higher bit of the block, the output of the element is NOT connected to the first input of the adder

и первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл ютс  остальными входами блока , все выхрды сумматора, кроме последнего , и выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл ютс  выходами блока, последний выход сумматора соединен с вторым входом элемента ИСКЛЮЧАЩЕЕ ИЛИ.and the first input of the EXCLUSIVE OR element are the remaining inputs of the block, all outputs of the adder except the last, and the output of the EXCLUSIVE OR element are the outputs of the block, the last output of the adder is connected to the second input of the EXCLUSIVE OR element.

Изобретение относитс  к области автоматики и предназначено дл  измерени  угловых перемещений ра,зличных объектов.The invention relates to the field of automation and is intended to measure the angular displacements of various objects.

Целью изобретени   влетс  повышение надежности преобразовател .The aim of the invention is to increase the reliability of the converter.

На фиг, 1 представлена блок-схеМа преобразовател ; на фиг. 2 - структурна  схема выполнени  блока согласовани  отсчетов; на фиг, 3 временные диаграммы, по сн ющие работу блока согласовани  отсчетов, когда вал вращаетс  по часовой стрелке; на фкг. 4 временные диаграммы, по сн ющие работу блока согласовани  отсчетов , когда валвращаетс  против часовой стрелки.Fig. 1 shows a block diagram of a converter; in fig. 2 is a block diagram of the execution of the sample matching unit; Figs. 3 are timing charts explaining the operation of the sample matching unit when the shaft rotates clockwise; on fkg. 4 timing diagrams illustrating the operation of the sample matching unit when rotating counterclockwise.

Преобразователь содержит корпус 1 вал 2, кодовый диск 3, индикаторный диск 4, блок 5 осветителей, блок 6 фотоприемников, преобразователи 7 и 8 кода, блок 9 согласовани  отсчетов . который содержит сумматор 10, элемекты НЕ 11 и ИСК1ТЮЧАЩЕЕ ИЛИ 12,The converter includes a housing 1, a shaft 2, a code disk 3, an indicator disk 4, a block of 5 illuminators, a block of 6 photodetectors, transducers 7 and 8 of the code, a block 9 of sample matching. which contains the adder 10, the elements NOT 11 and FASTENING OR 12,

Кодовый рисунок диска 3 оцифрован п-разр дным кодом Гре  и состоит из п кодовцх дорожек, причем q младших разр дов расположены на дорожках с большим радиусом, а (n-q) старших с меньшим радиусом,The code picture of the disk 3 is digitized by the n-digit Gre code and consists of n cod tracks, with the q lower bits located on tracks with a large radius, and (n – q) older ones with a smaller radius,

Кроме того, кодовый рисунок диска 3 содержит дополнительную 5 дорожку, котора  нанесена между дорожками старших и младших разр дов и имеет дискретность, вдвое меньшую дискретности дорожки (n-q)-го разр да.In addition, the code picture of the disk 3 contains an additional 5 track, which is plotted between the tracks of the higher and lower bits and has a resolution that is half the discreteness of the track of the (n – q) th bit.

Выходы q младших разр дов блока 6 фотоприемников подключены к младшим разр дам преобразовател  7 кода. Выходы (n-q) старших разр дов и дополнительный S-разр д блока 6 подключены к старшим разр дам преобразовател  8 кода.The outputs q lower bits of the block 6 photodetectors are connected to the lower bits of the converter 7 code. The outputs (n – q) of the high bits and the additional S-bit of block 6 are connected to the high bits of the converter of 8 code.

Преобразователь работает следу- кшщм образом.The converter works as follows.

Блок 5 формирует поток излучени , освещающий ту часть кодовогоUnit 5 generates a radiation flux illuminating that part of the code

диска 3, котора  расположена против щелевых диафрагм диска 4. С выходов блока 6 снимаютс  сигналы п-разр дно- го параллельного кода Гре  и дополнительного S-разр да, которые поступают на преобразователи 7 и 8 кода. Причем сигналы младших разр дов с п до (n-q+l)-ro подаютс  на преобразователь 7 кода, а сигналы старших разр дов, начина  с (n-q)-го - наdisk 3, which is located against the slit diaphragms of disk 4. From the outputs of block 6, the signals are taken from the n-bit of the parallel parallel Gre code and the additional S-bit, which are fed to the 7 and 8 code converters. Moreover, the low-order bits from p to (n-q + l) -ro are fed to the code converter 7, and the high-order signals, starting from (n-q) -th - to

преобразователь 8 кода, С выходов преобразователей 7 и 8 кода снимаютс  q и (n-q)-разр дные коды, ф1скрет- кость (n-q+l)-ro старшего разр да кода преобразовател  7 кода вдвое8 code converter, From the outputs of the 7 and 8 code converters, q and (n – q) -discharge codes are removed, the (n – q + l) -ro higher-order code of the higher code of the 7-code converter is doubled

меньше (n-q)-го младшего разр да преобразовател  8 кода и равна дискретности S-ro дополнительного разр да . Это необходимо дл  вьтолнени  операции согласовани  кодов преоб-less than (n-q) -th low-order bit of the converter 8 code and is equal to the discreteness of the S-ro additional bits. This is necessary to accomplish the operation of converting codes

разователей 7 и 8 кода в блоке 9 согласовани  отсчетов, в котором сравниваютс  указанные разр ды, В случае рассогласовани  кодов разр дов q и (n-q) в сумматоре 10 (фиг, 2)of the drivers 7 and 8 of the code in block 9 of matching the samples, in which the specified bits are compared, In the case of a mismatch of codes of bits q and (n-q) in the adder 10 (FIG. 2)

образуетс  сигнал переноса, равшй по длительности рассогласованию группы (n-q) старших разр дов преобразовател  8 и группы младших разр дов преобразовател  7, Сдвиг каждого из старших разр дов преобразовател  8 производитс  на величину, равную длительности сигнала рассогласовани . Сдвиг осуществл етс  последовательно от (n-q)-го до 1-гоa transfer signal is formed, equal in duration to the mismatch of the group (n-q) of the upper bits of the converter 8 and the group of the lower bits of the converter 7. The shift of each of the higher bits of the converter 8 is produced by an amount equal to the length of the error signal. The shift is carried out sequentially from (n-q) -th to the 1st

(старшего) разр да, В результата на выходе преобразовател  образуетс  п-разр дный параллельный двоич1й 1й код, q младших разр дов которого 3 представл ет собой вькодной код пре обрЬзовател  7, а (n-q) старших раз р дов - скорректированный выходной код стар1шх разр дов преобразовател  8. Ирк изменении направлени  вращени  вала 2 преобразовател  происходит одновременный сдвиг фаз на 180 младших разр дов q, старших разр до ( n-q), и сигнала переноса, что не мен ет алгоритма работы блока 9 сог совани . Блок 9 согласовани  отсчетов работает следующим образом. С выхода; преобразовател  7 кода поступают сигналы с п до (n-q+1) разр дов. Сигналы (n-q+2)-ro разр да показан на фиг. За..Старший разр д (n-q+l) (фиг. 38 поступает на блок 9. После инвертировани  этот сигнал подаетс  на один из входов младшего разр да сумматора 10, на второй вход которого подаетс  преобразовательный сигнал дополнительного S-разр да (фиг. 3&). При cyм QIpoвaнии (n-q+l) и S-разр дов в младших разр дах сумматора 194 10 формируетс  сигнал переноса (фиг. Зг), который, в свою очередь, суммируетс  с (n-q)-M разр дом блока 8 (фиг. Зч. Сигнал этой суммы образует скорректированный (n-q)-й разр д (фиг. Зе), просуммированный со скорректированным (n-q)-M разр дом , образует второй сигнал переноса (фиг. с длительностью импульса , равной д. и периодом следовани , вдвое меньпшм периода (n-q+1)-разр да . При суммировании второго сигнала переноса и сигнала (n-q-l)-ro разр да (4иг. 3) образуетс  скорректированный (n-q-I)-й разр д (фиг. 3u), Аналогично происходит согласование отсчетов последую1цих разр дах от (n-q-2)-ro до 1-го разр да. Временные диаграмы,-по сн ющие работу блока 9 при вращении вала 2 против часовой стрелки, представлены на фиг. 4. Алгоритм работы аналогичен работе блока 9 при вращении вала 2 по часовой стрелке.(senior) bit, In the result, at the output of the converter, an n-bit parallel binary 1st code is formed, the q lower bits of which 3 is the decoder code for converter 7, and the (nq) most significant bits are the corrected output code of the old bit Converter 8 converters. By changing the direction of rotation of shaft 2 of the converter, there is a simultaneous phase shift of 180 smaller bits q, higher bits (nq), and a transfer signal, which does not change the algorithm of operation of unit 9 co-operation. Block 9 approval of the readings works as follows. From the exit; Converter 7 of the code receives signals from p to (n – q + 1) bits. The (n – q + 2) -ro bit signals are shown in FIG. Over. The highest bit (n-q + l) (Fig. 38 goes to block 9. After inverting, this signal is fed to one of the low-end inputs of the adder 10, to the second input of which the conversion signal of the additional S-bit is applied ( Fig. 3 &). With the cymp QI (n-q + l) and S-bits, in the lower bits of the adder 194 10 a transfer signal is formed (Fig. 3g), which, in turn, is summed with (nq) -M the bit of block 8 (Fig. Zch. The signal of this sum forms the corrected (nq) -th bit (fig. Ze), summed up with the corrected (nq) -M bit, forms the second The transfer signal (Fig. with a pulse duration equal to d. and a follow-up period is two times less than the period (n-q + 1) -discharge. When the second transfer signal and the (nql) -ro bit signal (4ig. 3) are summed corrected (nqI) -th bit (Fig. 3u); Similarly, the matching of the counts of the subsequent bits from (nq-2) -ro to the 1st bit occurs. counterclockwise, shown in FIG. 4. The operation algorithm is similar to the operation of unit 9 when the shaft 2 is rotated clockwise.

Фиг.ЧFig.Ch

Claims (2)

1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД, содержащий блок осветителей,оптически подсоединенный через кодовый диск, выполненный с дополнительной S-дорожкой и дорожками старших и младших разрядов, и индикаторный диск с блоком фотоприемников, группа выходов старших разря- дов которого соединена с входами первого преобразователя кода, а группа выходов младших разрядов - с входами второго преобразователя кода, выход старшего разряда которого соединен с входом старшего разряда блока согласования отсчетов, остальные входы которого соединены с выходами первого преобразователя кода, о тли — чающийся тем, что, с целью повышения надежности преобразователя, дополнительная S-дорожка выполнена между дорожками старших и младших разрядов кодового диска и соединена с дополнительным входом первого преобразователя кода, а выходы второго преобразователя кода и блока согласования отсчетов являются выходами преобразователя.1. A SHAFT ANGLE CONVERTER TO A CODE, comprising an illuminator block optically connected through a code disk made with an additional S-track and high and low order tracks, and an indicator disk with a photodetector block, the group of high-order outputs of which is connected to the inputs of the first code converter, and the group of low-order outputs with the inputs of the second code converter, the output of the highest bit of which is connected to the input of the highest bit of the block matching samples, the remaining inputs of which are connected s with the outputs of the first code converter, characterized in that, in order to increase the reliability of the converter, an additional S-track is made between the tracks of the upper and lower bits of the code disk and connected to the additional input of the first code converter, and the outputs of the second code converter and block coordination of samples are the outputs of the Converter. >> 2. Преобразователь по π, 1, о тличающийся тем, что блок согласования отсчетов содержит эле?· мент НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и сумматор, вход элемента НЕ является входом старшего разряда блока, выход элемента НЕ соединен с первым входом сумматора, остальные входы которого и первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются остальными входами блока, все выходы сумматора, кроме последнего, и выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются выходами блока, последний выход сумматора соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.2. The converter according to π, 1, characterized in that the block for matching the samples contains the element? · Element NOT, the element EXCLUSIVE OR and the adder, the input of the element is NOT the input of the highest bit of the block, the output of the element is NOT connected to the first input of the adder, the remaining inputs of which and the first input of the EXCLUSIVE OR element is the remaining inputs of the block, all the outputs of the adder, except the last, and the output of the EXCLUSIVE OR element are the outputs of the block, the last output of the adder is connected to the second input of the EXCLUSIVE OR element.