SU1200289A1 - Микропрограммное устройство управлени - Google Patents
Микропрограммное устройство управлени Download PDFInfo
- Publication number
- SU1200289A1 SU1200289A1 SU843754528A SU3754528A SU1200289A1 SU 1200289 A1 SU1200289 A1 SU 1200289A1 SU 843754528 A SU843754528 A SU 843754528A SU 3754528 A SU3754528 A SU 3754528A SU 1200289 A1 SU1200289 A1 SU 1200289A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- transition
- code
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к вычислительной технике и может быть использовано в высокопроизводительных вычислительных системах.
Цель изобретени - повышение быстродействи устройства микропрограммного управлени о
На фиг.1 представлена функциональна схема устройства микропрограммного управлени ; на фиг,2 - алгоритм работы устройства; на фиг, 3 - тактовые импульсы, поступающие на синхровходы блоков устройства.
Устройство срдержит блок 1 пам ти , регистр 2 микрокоманд, счетчик 3 адреса, регистр 4 расширени микрокоманды, сумматор 5, дешифратор 6, элемент И 7, мультиплексор 8 условий, информационный вход 9, вход 10 условий, информационный выхо 11, входы 12-14 тактовых импульсов. На фиг,3 обозначены период Тц тактовых импульсов или цикл работы устройства, тактовые импульсы 15, поступающие на вход 12 устройства, тактовые импульсы 16, поступающие на вход 13 устройства, тактовые импульсы 17, поступающие на вход 14 устройства.
Устройство предназначено дл работы с типовым набором микрокоманд. Пусть например, микрокоманда содержит 16 разр дов, которые нумеруютс с 0-го по 5 5-й начина с младшего, Старшие 2 разр да, 15 и 14-й, определ ют формат микрокоманды, причем код 00, содержащийс в данных разр дах , определ ет 1-й формат, код 01 2-й формат, код 10 - 3-й формат, код 11 - 4-й формат. Положим, что формат 1 соответствует .арифметическим , формат 2 - логическим операци м , формат 3 - операци м загрузки регистра расширени микрокоманды , формат 4 операци м пересыпок. Пусть в 3-м формате разр ды микрокоманды распределены следующим образом: 15-14 - формат микрокоманды, .13- направление загрузки регистра расширени микрокоманды; 12- вид перехода (относительный, абсолютный ), 11-9- вид услови перехода . (по переполнению, концу работы блока ввода-вьшода и т,д,); 8-0 - А (либо абсолютный адрес перехода, либо приращение к текущему значению счетчика 3 адреса ).
Пусть в первом формате совмещены операци перехода и арифметическа , т.е. например 13-й разр д микрокоманды указьшает на наличие перехода , а остальные определ ют ариф- метическ5по операцию. Логично дп уве-
личени эффективности системы микрокоманд подобное совмещение реализовать и в микрокомандах тех форма- тов, в которых есть по крайней мере один свободный разр д, что повлечет изменение схемы дешифратора 6,
Первый выход регистра 2 микрокоманд , подключенный-к первому информационному входу регистра 4 расширени микрокоманды, соответствует 125 0)-м разр дам микрокоманды, второй вь.ход, подключенный к первому управл ющему входу регистра 4 и к третьему входу элемента И 7, - 13-му разр ду микрокоманды и в 3-м формате oti0 редел ет загрузку регистра 4 либо с регистра 2, либо с информационного входа 9 устройства, а в первом формате определ ет наличие перехода, третий выход, подключенный к входу
5 дешифратора 6, - (15-14)-м разр дам микрокоманды и определ ет ее формат,
В регистр 4 расширени микрокоманды загружаетс признак перехода: вид перехода, вид услови перехода
0 и адрес А, Тое. разр ды (12-о) регистра 2 микрокоманд. Первый выход регистра 4 подключен к первому информационному входу сумматора 5 и 1 представл ет код либо приращени относительного адреса перехода, либо абсолютного адреса перехода, второй выход подключен к управл ющему входу селектора 8 и представл ет код вида услови перехода, третий выход подг
Q ключей к управл ющему входу сумматора 5 и представл ет код вида перехода (абсолютный или относительный ),
На сумматоре 5 получаетс либо относительный адрес перехода суммированием базового адреса, поступающего с второго информационного входа,подключенного к выходу счетчика 3 адреса , и приращени адреса, поступающего по первому, информационному входу , либо абсолютный,..по ступающий по первому информационному входу.
Счетчик 3 адреса, в зависимости от значени сигнала на управл ющем 5 входе Счет/запись, подключенном к выходу элемента И 7, работает либо в режиме счета, либо в режиме занесени адреса перехода с информационного входа, подключенного к выходу сумматора 5, Первый выход дешифратора 6, подключенный к второму входу элемента И 7, соответствует первому формату микрокоманды перехода, второй выход , подключенный к вт.орому управл ю щему входу регистра 4, соответствует третьему формату микрокоманды и определ ет разрешение загрузки регистра 4. Устройство работает следующим образом . С приходом, тактового сигнала на вход 12 устройства из блока I пам ти микрокоманд в регистр 2 заноситс микрокоманда загрузки регистра 4 и в соответствии со значением кода перво управл ющего входа регистра 4 он загружаетс , с приходом тактового сигнала на вход 14 устройства, либо непосредственно с регистра 2, либо с информационного входа 9 устройства при этом на второй управл ющий вход регистра 4 поступает сигнал разретени записи с второго выхода дешифратора 6. После загрузки регистра 4 начинаетс выполнение цикла: микрокоманды хщкла, начина с первой, выбираютс поеледовательно из блока I пам ти до по влени команды перехода, при этом на втором выходе дешифратора 6 отсут ствует сигнал разрешающий запись в регистр 4, а на входе Счет/запись счётчика 3 адреса действует -сигнал, поступающий с выхода элемента И 7 и обуславливающий режим счета, так как на второй вход элемента И 7 с первого выхода дешифратора 6 сигнал не поступает. Счетчик 3 увеличивает свое содержимое на единицу с приходбм каждого тактового импульса на вход 13 устройства. С по влением на .регистре 2 микрокоманды перехода.на втором выходе регистра 2 и первом выходе дешифратора 6 по вл ютс сигналы, поступающие соответственно на третий и второй входы элементы И 7, Если к i Этому моменту пришел сигнал услови перехода на вход 10 устройства, то на выходе мультиплексора 8 по вл етс сигнал услови перехода, определ емый кодом сигнала вида услови перехода, поступающего с второго выхода регистра 4, На выходе элемента И 7 по вл етс сигнал, обеспечивающий занесение в счетчик 3 адреса с выхода сумматора 5 кода адреса первой микрокоманды цикла, и процесс повтор етс до окончани цикла . С окончанием цикла условие перехода не вырабатываетс , сигнал услови перехода отсутствует на входе 10 устройства, и с по влением микрокоманды перехода на регистре 2 на выходе мультиплексора 8 и следовательно, на выходе элемента И 7 сигнал отсутствует , Счетчик 3 адреса остаетс в режиме счета и из блока 1 пам ти выбираетс микрокоманда, следующа за командой перехода.
СЭ
ts
r«CM
««-
v,
}
W SKOKU т регион Z
Aeu/u(ppamop
Регистр
Разр д згистра Ч вид iepe)(oda рабен
получение относив: тельного адреса перекода см: cv.
Выборка с 1гнала „услови перехода
Суммапюр 5
Селектор 9
Злеменп 7И
J
±
Получение адреса следующей команд CV. J;sCv,
t CvemtuK 3 адреса
Фие.2
Фиг.3
Claims (1)
- ( 54)( 57 ) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти, регистр микрокоманд, мультиплексор., условий, дешифратор, счетчик адреса, выход которого соединен с адресным входом блока памяти, выход которого подключен к информационному вхоДу регистра микрокоманд, синхровход ^которого соединен с входом первого тактового импульса устройства, а выход - с выходом устройства, информационный вход мультиплексора условий соединен с входом условий устройства, синхровход счетчика адреса соединен с входом второго тактового импульса устройства, выход кода формата команды регистра микрокоманд соединен с входом дешифратора, отличающееся тем, что, с целью повышения быстродействия, оно содержит регистр расширения микрокоманды, сумматор и элемент И, причем первый и второй информационные входы регистра расширения микрокоманды соединены соответственно с выходом кода признака перехода регистра микрокоманд и информационным входом устройства, выходы кода адреса перехода, кода условий и кода вида перехода регистра расширения микрокоманды подключены соответственно к первому информационному входу сумматора, управляющему входу мультиплексора условий и управляющему входу сумматора, второй информационный вход которого подклю- о чен к выходу счетчика адреса, вход счета записи которого соединен с выходом элемента И, первый, второй и третий входы которого соединены соответственно с выходом мультиплексора условий, первым выходом дешифратора и выходом ко/fa признака перехода регистра микрокоманд, выход сумматора подключен к информационному входу счетчика адреса, второй выход дешифратора подключен к входу разрешения записи регистра расширения микрокоманды, синхровход и вход направления записи которого соединены соответственно с третьим тактовым входом устройства и выходом кода признака перехода регистра микрокоманд.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843754528A SU1200289A1 (ru) | 1984-06-13 | 1984-06-13 | Микропрограммное устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843754528A SU1200289A1 (ru) | 1984-06-13 | 1984-06-13 | Микропрограммное устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1200289A1 true SU1200289A1 (ru) | 1985-12-23 |
Family
ID=21124343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843754528A SU1200289A1 (ru) | 1984-06-13 | 1984-06-13 | Микропрограммное устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1200289A1 (ru) |
-
1984
- 1984-06-13 SU SU843754528A patent/SU1200289A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 746517, кл. G 06 F 9/16, 1977. Авторское свидетельство СССР .№ 842815, кл. G 06 F 9/22, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4656578A (en) | Device in the instruction unit of a pipeline processor for instruction interruption and repetition | |
US3868649A (en) | Microprogram control system | |
US4047245A (en) | Indirect memory addressing | |
US4758949A (en) | Information processing apparatus | |
GB1464570A (en) | Microprogramme control units | |
US3548177A (en) | Computer error anticipator and cycle extender | |
SU1200289A1 (ru) | Микропрограммное устройство управлени | |
US5276822A (en) | System with enhanced execution of address-conflicting instructions using immediate data latch for holding immediate data of a preceding instruction | |
US4339795A (en) | Microcontroller for controlling byte transfers between two external interfaces | |
US4339797A (en) | Microcontroller with auxiliary register for duplicating storage of data in one memory location | |
SU1293730A1 (ru) | Устройство микропрограммного управлени | |
SU802963A1 (ru) | Микропрограммное устройство управле-Ни | |
SU1451680A1 (ru) | Контролируемое арифметическое устройство | |
SU1103229A1 (ru) | Устройство микропрограммного управлени | |
SU1195364A1 (ru) | Микропроцессор | |
SU1254487A1 (ru) | Устройство дл обнаружени конфликтов в процессоре | |
SU970368A1 (ru) | Устройство управлени | |
SU378945A1 (ru) | Устройство для микропрограммного управления | |
SU1478215A1 (ru) | Микропрограммное устройство управлени | |
SU1418751A1 (ru) | Линейный интерпол тор | |
SU1024927A1 (ru) | Микропрограммный процессор | |
SU1221745A1 (ru) | Счетное устройство | |
SU943730A1 (ru) | Микропрограммное устройство управлени | |
SU1109752A1 (ru) | Микропрограммное устройство управлени | |
SU1767500A1 (ru) | Микропрограммное устройство управлени |