SU1198511A1 - Device for summing binary numbers - Google Patents

Abstract

УСТРОЙСТВО ДНЯ СУММИРОВАНИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее накапливающий сумматор, счетчик, три элемента И, два элемента ИЛИ, элемент ЗАПРЕТ и элемент НЕ, причем входы и выходы накапливающего сумматора соединены соответственно с разр дами входа устройства и с младшими разр дами выхода устройства, выходы разр дов счетчикасоединены со старшими разр дами выхода устройства, знаковый выход счетчика соединен со знаковьм выходе устройства, выход переноса накапливающего сумматора соединен с инверсным входом элемента ЗАПРЕТ, пр мой вход которого соединен со знаковым входом устройства. первые входы первого и второго элемента И соединены с входом задани  режима устройства, выходы первого и второго элементов И подключены к соответствующим входам первого элемента ИЛИ, выход которого подключен к входу переноса накапливающего сумматора , второй вход первого элемента И соединен со знаковым входом устройства , знаковый выход счетчика и выходы разр дов счетчика соединены с входами второго элемента ИЛИ и с входами третьего элемента И, выход которого соединен с вторым входом второго элемента Hj а выход второго i элемента ИЛИ соединен с третьим входом первого элемента И, о т л и ч.а (Л ю щ е е с   тем, что, с целью упрощени  устройства, оно содержит элемент задержки, причем выход переноса накапливающего сумматора соединен с третьим входом второго элемента И и через элемент задержки - с входом сложени  счетчика, вход вычисо тани  которого соединен с выходом 00 СП элемента ЗАПРЕТ и через элемент НЕ соединен с четвертым ёходом первого элемента И.THE DEVICE OF THE DAY OF BINDING OF BINARY NUMBERS containing a accumulating adder, a counter, three AND elements, two OR elements, a BAN element and a NO element, and the inputs and outputs of the accumulating adder are connected to the device input bits and lower device output bits, and the output bits the counter is connected to the higher bits of the device output, the sign output of the counter is connected to the sign output of the device, the transfer output of the accumulating adder is connected to the inverse input of the BAN element, the direct input otorrhea connected to the input of the device landmark. the first inputs of the first and second element I are connected to the input of the device mode setting, the outputs of the first and second elements I are connected to the corresponding inputs of the first element OR whose output is connected to the transfer input of the accumulating adder, the second input of the first element I is connected to the sign input of the device, the sign output the counter and the bits of the counter are connected to the inputs of the second element OR and the inputs of the third element AND whose output is connected to the second input of the second element Hj and the output of the second i element AND The LI is connected to the third input of the first element, And, of that, and (with the aim of simplifying the device, it contains a delay element, and the transfer output of the accumulating adder is connected to the third input of the second element, And through the delay element - with the addition input of the counter, the computation input of which is connected to the output 00 of the SP of the BAN element and through the element is NOT connected to the fourth passage of the first element I.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в арифметических устройствах специализированных вычислительных машин.The invention relates to computing and can be used in the arithmetic devices of specialized computers.

Цель изобретени  - упрощение устройства .The purpose of the invention is to simplify the device.

На чертеже представлена структурна  схема устройства дл  суммировани  двоичных чисел.The drawing shows a block diagram of a device for summing binary numbers.

Устройство содержит накапливающий сумматор 1, счетчик 2, элементы И 3-5, ИЛИ 6 и 7, НЕ 8, ЗАПРЕТ 9, элемент задержки 10. Кроме того, на схеме показаны вход 11 устройства, знаковый вход 12 устройства, входThe device contains accumulating adder 1, counter 2, elements AND 3-5, OR 6 and 7, NOT 8, BAN 9, delay element 10. In addition, the diagram shows device input 11, device sign input 12, input

13задани  режима устройства, в.ыход13set device mode, i.exit

14младших разр дов устройства, выход 15 старших разр дов устройства, знаковый выход 16 устройства, выход 17 переноса накапливающего сумматора 1.14 small bits of the device, the output of 15 high bits of the device, the sign output 16 of the device, the output 17 of the transfer accumulating adder 1.

Устройство дл  сзп мировани  двоиных чисел работает следующим образоThe device for szp world doubles works as follows.

Каждое число, поступающее на входы 11 и 12 устройства, представлено п информационными и одним знаковым разр дами, а результат - т+ п информадионнь ми и также одним знаковы разр дами, где п и m - количество разр дов в накапливающем сумматореEach number arriving at the inputs 11 and 12 of the device is represented by n information and one sign bits, and the result is m + n information and also one digit bits, where n and m are the number of bits in the accumulating adder.

Iи счетчике 2 соответственно. При этом числа кодируютс  дополнительными или обратными кодами. Устройство позвол ет суммировать массивы чисел путем алгебраического сложени  очередного (к+)-го п+1 разр дного, включа  знаковый разр д, входного слагаемого, поступающего на входыAnd counter 2, respectively. The numbers are encoded with additional or reverse codes. The device allows summing up arrays of numbers by algebraically adding the next (k +) - th n + 1 bit, including the sign bit, the input term, which enters the inputs

IIи 12 устройства, с результатом сложени  предьщущих к чисел, хран щихс  в накапливающем сумматоре 1 и счетчике 2. Входные слагаемые могут быть положительными или отрицательными . Устройство, содержащее m+n информационных разр дов, в самом неблагопри тном случае (сз ммируютс  числа только одного знака и максимальные по модулю) допускает сложение 2 (п+1)- разр дных чисел, включа  знаковый разр д входных двоичны чисел.II and 12 devices, with the result of adding the numbers to the numbers stored in accumulator 1 and counter 2. The input terms may be positive or negative. A device containing m + n information bits in the most unfavorable case (the numbers of only one character are minimized and maximal in absolute value) allows the addition of 2 (n + 1) - bit numbers, including the sign bit of the input binary numbers.

Если числа представлены дополнительным кодом, то на вход 13 задани  режима устройства подаетс  сигнал О, вследствие чего на входе переноса сумматора 1 всегда нуль.If the numbers are represented by an additional code, then the signal O is sent to the input 13 of the device mode setting, as a result of which the transfer input of the adder 1 is always zero.

Если очередное поступившее на входы П и 12 устройства число поло985112If the next received at the inputs of the device and 12 number polo985112

жительное, то оно складываетс  в сумматоре I с младшими разр дами накопленной суммы. Если при сложении возникает единица переноса на выхоj де 17 переноса сумматора 1, то через элемент 10 задержки сигнал об этом поступает на суммирующий вход счетч .ика 2 и к (п-И)-му разр ду накопленной суммы будет прибавлена едини10 Ца.positive, then it adds up in adder I with the least significant bits of the accumulated sum. If the transfer unit appears at the output of transfer 17 of the adder 1 when adding, then through the delay element 10 a signal about this is sent to the summing input of counter 2 and the unit 10 Ca will be added to the (p-I) -st bit of the accumulated sum.

Если очередное поступивщее на входы 11 и 12 устройства число отрицательное , то на знаковом входе 12 устройства будет 1, котора  черезIf the next incoming number to the inputs 11 and 12 of the device is negative, then at the sign input 12 of the device there will be 1, which through

15 элемент ЗАПРЕТ 9 (сигнал переноса на выходе 17 переноса сумматора 1 еще не успевает образоватьс ) поступает на вычитающий вход счетчика 2, имитиру  сложение накопленной суммы с15, the BAN 9 element (the transfer signal at the output 17 of the transfer of the adder 1 has not yet formed) is fed to the subtracting input of the counter 2, simulating the addition of the accumulated sum with

20 числом, в р1азр дах которого с (п+1)го по jn-й единицы. Значени  разр дов с 1-го по п-й поступают по разр дным входам 11 устройства на вход сумматора I.20 number, in p1azr dah which from (n + 1) th to the jn-th unit. The values of bits from the 1st to the nth are fed to the bit inputs of the device 11 to the input of the adder I.

Если при сложении младших п разр дов образуетс  перенос, то единичный сигнал на выходе 17 переноса cy мaтopa 1 закрывает элемент ЗАПРЕТ 9 и через элемент задержки 10 поступает На вход сложени  счетчика 2, прибавив единицу к (п+1)-му разр ду накопленной суммы.If a transfer is formed when adding low-order n bits, then a single signal at output 17 of transfer cy matha 1 closes the prohibition element 9 and through delay element 10 enters input of addition of counter 2, adding one to the (n + 1) th bit of the accumulated sum .

Если поступающие числа представлены обратным кодом, то иа вход 13If the incoming numbers are represented by a reverse code, then input 13

3 задани  режима устройства подаетс  1. Прк этом устройство функционирует аналогично, однако на вход переноса сумматора 1 поступает циклический перенос в следцющих случа х:The 3 settings of the device mode are fed to 1. In this case, the device functions in the same way, but the transfer input of the adder 1 is transferred cyclically in the following cases:

° поступак цее число отрицательное, на выходе элемента НЕ 8 елиничный сигнал (единичный сигнал на выходе элемента ЗАПРЕТ 9 еще не успеет образоватьс ), и в разр дах накопленнойThe success rate is negative, the output signal is NOT 8 The homogeneous signal (a single signal at the output of the element BAN 9 does not have time to form yet), and in the accumulated

суммы с (п+1)го по т-й, включа  знаковый разр д, есть хот  бы одна еидин ца, те.е. если поступа1адее число равно 1, 11 . .. 1, XX...х, а накопленна  сумма равна у,уу...у sums c (n + 1) th by md, including the sign bit, are at least one eidint, te.e. if the first number is 1, 11. .. 1, XX ... x, and the accumulated amount is equal to y, yy ... y

XX.. .X, где у ;- разр ды, хот  бы один из которых отличен от нул . В этом случае единичный сигнал будет на выходе элемента ИЗ; XX .. .X, where y; - bits, at least one of which is different from zero. In this case, a single signal will be at the output of the OZ element;

во всех разр дах счетчика 2 еди55 нищл, а поступающее число положительнее т.е. накопленна  сумма равна 1;11...1, XX,..X, а поступающее число равно 0,00...О, хх...х, и приin all bits of the counter 2, there is one un55, and the incoming number is more positive, i.e. the accumulated amount is 1; 11 ... 1, XX, .. X, and the incoming number is 0.00 ... O, xx ... x, and

33

этом имеетс  сигнал на выходе 17 переноса сумматора 1, т.е. перенос в (п+1)-й разр д. В этом случае единичный сигнал будет на выходе элемента И 4;This is the signal at output 17 of transfer of adder 1, i.e. transfer to (n + 1) -th bit. In this case, a single signal will be at the output of the element And 4;

во всех разр дах счетчика 2 нули а поступающее число отрицательное, т.е. накопленна  сумма равна 0,00...О, XX...X, а поступающее число равно 1,11..., XX..,х, и при этом имеетс  сигнал на выходе 17 переноса сумматора 1, т.е. перенос в (п+1)-й разр д. В этом случае единичный сигнал будет на вькоде элемента И 4, так как до по влени  единичного сигнала на выходе 17 переноса сумматора из счетчика 2 вы|читаетс  единица, вследствие чего В нем образуетс  число 1 , П ... 1. in all bits of the counter 2 zeros and the incoming number is negative, i.e. the accumulated sum is equal to 0.00 ... O, XX ... X, and the incoming number is equal to 1.11 ..., XX .., x, and there is a signal at the output 17 of transfer of the adder 1, i.e. transfer to (n + 1) -th bit. In this case, a single signal will be on the code of the AND 4 element, since before the appearance of a single signal at output 17 of the adder's transfer from counter 2, you | read one, resulting in the number 1, P ... 1.

Пусть, например, заданы двоичные числа А +0011 и или ,-0011 100 и , где А - результат k-ro суммировани , в котором , , а В-(к+1}-е п -разр дное () слагаемое.Let, for example, be given binary numbers A +0011 and or, -0011 100 and, where A is the result of the k-ro summation, in which,, and B- (k + 1} is an n-bit total () term.

При представлении чисел в дополнительном коде получаем 0,0011 100 и В ,, ПО или JOOn В,,110. При этом в накапливающем сумматоре 1 и в первом случае будет сформиро вана сумма 1100, а во втором случае 1010.When representing the numbers in the additional code, we get 0.0011 100 and В, software or JOOn В, 110. In this case, in the accumulating adder 1 and in the first case, the sum will be generated 1100, and in the second case 1010.

В обоих случа х входное число В положительное, на входе 13 задани  режима устройства нулевой сигнал, а на выходе 17 переноса накапливающего сумматора 1 единичнь1й сигнал, вследствие чего на выходе элемента ИЛИ 6 будет нулевой сигнал, а к содержимому счетчика 2 через элемент 10 задержки прибавл етс - единица. В результате в накапливающем сумматоре 1 и счетчике 2 в первом случае будет число С ,0100 100, а во втором случае число ,110 010.In both cases, the input number B is positive, the input signal 13 sets the device mode to zero, and the transfer output of 17 accumulating adder 1 has a single signal, as a result, the output of element OR 6 will have a zero signal, and to the contents of counter 2 through delay element 10 is a unit. As a result, in accumulating adder 1 and counter 2 in the first case there will be a number C, 0100 100, and in the second case a number, 110 010.

При представлении чисел в обратном коде получаем ,0011 П и Bjsp ,ПО или Ао5р 1,1100 011 или В,)5р ,110. При этом накапливающем сумматоре 1 в первом случае будет сформирован код П 00, а во втором 1001.When representing numbers in the reverse code, we get, 0011 P and Bjsp, software or Ao5p 1,1100 011 or B,) 5p, 110. When this accumulating adder 1 in the first case will be generated code P 00, and in the second 1001.

В обоих случа х входное число В положительное, а на выходе 17 переноса накапливающего сумматора 1 единичный сигнал. При этом в обоих случа х на входе 13 задани  режима In both cases, the input number B is positive, and at the output 17 of the transfer accumulating adder 1 is a single signal. In this case, in both cases, the input 13 mode settings

9851198511

устройства единичный сигнал, а в счетчике 2 находитс  число, .не равное числу 1,11..., вследствие чегс на выходе,элемента И 5, а следовательно, и элементов И 4, ИЛИ 6 будет нулевой сигнал и единица младшего разр да к содержимому накапливающего сумматора 1 прибавл тьс  не будет. . . . V .the device has a single signal, and in counter 2 there is a number that is not equal to 1.11 ..., due to the signal at the output, the element AND 5, and hence the elements AND 4, OR 6 will be a zero signal and the unit of the least significant bit to the content of accumulating adder 1 will not be added. . . . V.

to В обоих случа х через элемент задержки 10 к содержимому счетчика 2 прибавл етс  единица. В результате в накапливающем сумматоре 1 и счётчике 2 в первом случае будетto In both cases, through delay element 10, one is added to the contents of counter 2. As a result, in accumulating adder 1 and counter 2 in the first case there will be

15 число ,0100 100, а во втором случае число 1,1101, 001.15 number, 0100 100, and in the second case the number is 1.1101, 001.

Представл   числа А и В в дес тичной системе счислени , получим и или и . При этом Given the numbers A and B in the decimal number system, we get and or and. Wherein

20 в первом случае (-4-30)ч-(+6)+36, которое в двоичной системе счислени  равно (,п 0,0100 100, а во втором случае (--28)+(+6)-22, которое в двоичной системе счислени  20 in the first case (-4-30) h - (+ 6) +36, which in binary number is (, n 0.0100 100, and in the second case (--28) + (+ 6) -22, which is in binary number

25 равно 010 или Cpfp 1,1101 001. Пусть, например, заданы двоичные :числа А +0011 011 и или А25 equals 010 or Cpfp 1,1101 001. Suppose, for example, binary numbers are given: numbers A +0011 011 and or A

-0011 111 и . 30.-0011 111 and. thirty.

При представлений чисел в дополнительном коде получаем When representing the numbers in the additional code, we obtain

0,0011 oil и ,011 или А0,0011 oil and, 011 or A

A6ЛA6L

1,1100 001 и Вдоп ,100. При 35 этом в накапливающем сумматоре 1 в первом случае будет сформирован код ПО, а во втором случае код 101. 1,1100 001 and Vdop, 100. When 35 is in accumulator 1, in the first case the software code will be generated, and in the second case code 101.

Б обоих слзгча х входное число В положительное, на входе 13 задани  B both slzgcha x input number B is positive, input 13 task

40 режима устройства нулевой сигнал, а на выходе 17 переноса накапливающего сумматора 1 также нулевой сигнал, вследствие чего на выходе элемента ИЛИ 6 и на входе сложени  счетчика 2 40 of the device mode is a zero signal, and at the output 17 of the transfer of accumulating adder 1 there is also a zero signal, as a result of which the output of the element OR 6 and at the input of the addition of counter 2

45 будут нулевые сигналы. При этом содержимое счетчика 2 не измен етс .45 will be zero signals. At the same time, the contents of counter 2 are unchanged.

В результате в накаливающем сумматоре 1 и счетчике 2 в первом случае будет число Сдд„ ,0011 110,As a result, in the glowing adder 1 and the counter 2 in the first case there will be the number Sdd, 0011 110,

а во втором случае число Сд,, 1,1100 101. and in the second case, the number of Cd ,, 1,1100 101.

при представлении чисел в обратном коде получаем Апр 0,0011 011 и В(,р ,011 или ,nOO 000when representing numbers in the reverse code, we get Apr 0.0011 011 and В (, р, 011 or, nOO 000

55 и Bf,,100. При этом в накапли . вающем сумматоре 1 в первом случае будет сформирован код ПО, а во втором случае код 100.55 and Bf ,, 100. At the same time in the pool rolling adder 1 in the first case will be generated software code, and in the second case code 100.

в обоих случа х входное число В положительное, а на выходе 17 переноса накапливающего сумматора 1 нулевой сигнал, вследствие чего содер Жимое счетчика 2 не измен етс . При этом в обоих случа х на входе 1 за Дани  режима устройства единичный сигнал, а в счетчике 2 находитс  число, не равное числу , И 1 .. . 1 , вследствие чего на выходе элементаin both cases, the input number B is positive, and at the transfer output 17 of the accumulating adder 1, the zero signal, as a result of which the contents of counter 2 do not change. At the same time, in both cases, at input 1, there is a single signal in the device mode, and in counter 2 there is a number that is not equal to the number, AND 1 ... 1, therefore at the output

119851 Г6 119851 G6

И 5, а следовательно, и элементов И 4, ИЛИ 6 будет нулевой сигнал и единица младшего разр да к содержимому накапливающего сумматора 1 прибавл тьс  не будет. В результате вAnd 5, and consequently, the elements of AND 4, OR 6 will be a zero signal and the unit of the least significant bit will not be added to the content of accumulating adder 1. As a result in

- накапливающем сумматоре 1 и счетчике 2 в первом случае будет число Срф С„р 0,0011 втором случае число 1100 100.- accumulating adder 1 and counter 2 in the first case will be the number Срф С „p 0.0011 the second case is the number 1100 100.

/3/ 3

Claims (1)

(57 Устройство для суммирования ДВОИЧНЫХ ЧИСЕЛ, содержащее накапливающий сумматор, счетчик, три элемента И, два элемента ИЛИ, элемент ЗАПРЕТ и элемент НЕ, причем входы и выходы накапливающего сумматора соединены соответственно с разрядами входа устройства и с младшими разрядами выхода устройства, выходы разрядов счетчика соединены со старшими разрядами выхода устройства, знаковый выход счетчика соединен со знаковым выходе») устройства, выход переноса накапливающего сумматора соединен с инверсным входом элемента ЗАПРЕТ, прямой вход которого соединен со знаковым входом устройства, первые входы первого и второго элемента И соединены с входом задания режима устройства, выходы первого и второго элементов И подключены к соответствующим входам первого элемента ИЛИ, выход которого подключен к входу переноса накапливающего сумматора, второй вход первого элемента И соединен со знаковым входом устройства, знаковый выход счетчика и выходы разрядов счетчика соединены с входами второго элемента ИЛИ и с входами третьего элемента И, выход которого соединен с вторым входом второго элемента И* а выход второго элемента ИЛИ соединен с третьим входом первого элемента И, отличающееся тем, что, с целью упрощения устройства, оно содержит элемент задержки, причем выход переноса накапливающего сумматора соединен с третьим входом второго элемента И й через элемент задержки - с входом сложения счетчика, вход вычитания которого соединен с выходом элемента ЗАПРЕТ и через элемент НЕ соединен с четвертым входом первого; элемента И.(57 A device for summing BINARY NUMBERS containing an accumulating adder, a counter, three AND elements, two OR elements, a BAN element and a NOT element, the inputs and outputs of the accumulating adder being connected respectively to the input bits of the device and the lower bits of the device output, the outputs of the counter bits connected to the senior bits of the output of the device, the sign output of the counter is connected to the sign output of the device), the transfer output of the accumulating adder is connected to the inverse input of the BAN element, a direct input of which It is connected to the sign-on input of the device, the first inputs of the first and second elements AND are connected to the input of the device mode setting, the outputs of the first and second elements AND are connected to the corresponding inputs of the first OR element, the output of which is connected to the transfer input of the accumulating adder, the second input of the first element And is connected with the sign input of the device, the sign output of the counter and the outputs of the bits of the counter are connected to the inputs of the second OR element and to the inputs of the third AND element, the output of which is connected to the second input of the second element And * and the output of the second element OR is connected to the third input of the first element And, characterized in that, in order to simplify the device, it contains a delay element, and the transfer output of the accumulating adder is connected to the third input of the second element And th through the delay element with the input addition of the counter, the subtraction input of which is connected to the output of the BAN element and through the element is NOT connected to the fourth input of the first; element I.