SU1193791A1 - Stage with gating circuit - Google Patents

Abstract

. КАСКАД СО СХЕМОЙ СТРОБИРОВАНИЯ , содержащий дифференциальный каскадный усилитель, состо щий из первого rt второго транзисторов,базы которых  вл ютс  входами каскада, эмиттеры через источник тока соединены с шиной отрицательного потенциала , а коллекторы - соотве-Лтвенно с эмиттерами третьего и -четвертого транзисторов, базы которых объединены , а коллекторы через первый и второй резисторы нагрузки подключены к шине положительного потенциала, п тьй, шестой, седьмой и восьмой транзисторы, первый и второй стабилитроны , первый и второй диоды, первый и второй- резисторы и вход стробировани , отличающийс   тем, что, с целью расширени  функциональных возможностей путем осуществлени  стробировани  с при-нудительным фиксированием заданного выходного уровн  напр жени  и исключени  вли ни  стробировани  на характеристики схемы каскада в него введены третий диод, третий и четвертый резисторы, причем первый резистор соединен одним выводом с шиной положительного потенциала, а другим - с базой шестого транзистора , анодом третьего диода и первым выводом второго резистора, второй вывод которого соединен с базой п того транзистора и через третий резистор с катодом третьего и анодом второго диодов, катод второго диода соединен с анодом первого диоV К да, катод которого соединен с катодом первого стабилитрона, анод которого соединен с общей шиной, коллекторы п того и шестого транзисторов соединены с шиной положительного потен-циада, эмиттер шестого транзистора через четвертый резистор соединен с базами седьмого и :с со со восьмого транзисторов и катодом второго стабилитрона, анод которого подключен к шине стробировани , коллекторы седьмого и восьмого транзисторов подключены к коллектору третьего транзистора, а эмиттеры соответственно к эмиттерам четвертого и третьего транзисторов.. CASCADE WITH STROBING CIRCUIT, containing a differential cascade amplifier consisting of the first rt of the second transistors, the bases of which are the cascade inputs, the emitters are connected to the negative potential bus through a current source, and the collectors are connected to the emitters of the third and fourth transistors, the base which are combined, and the collectors through the first and second load resistors are connected to the positive potential bus, five, sixth, seventh and eighth transistors, the first and second zener diodes, the first and second diodes, first and second resistors, and gating input, characterized in that, in order to expand functionality by performing gating with enforcing fixation of a given output voltage level and eliminating the effect of gating on the characteristics of the cascade circuit, a third diode is inserted in it, the third and the fourth resistors, with the first resistor connected to one output with a positive potential bus, and the other to the base of the sixth transistor, the anode of the third diode and the first output of the second resistor a, the second terminal of which is connected to the base of the fifth transistor and through the third resistor to the cathode of the third and anode of the second diode, the cathode of the second diode is connected to the anode of the first diodeV da, the cathode of which is connected to the cathode of the first zener diode, the anode of which is connected to the common bus The fifth and sixth transistors are connected to the positive potential bus; the emitter of the sixth transistor is connected via the fourth resistor to the bases of the seventh transistor and: с с с from the eighth transistor and the cathode of the second zener diode, the anode of which is connected They are connected to the gate bus, collectors of the seventh and eighth transistors are connected to the collector of the third transistor, and emitters to the emitters of the fourth and third transistors, respectively.

Description

111111

Изобретение относитс  к импульс ной технике и может быть использовано в компараторах напр жени .The invention relates to a pulse technique and can be used in voltage comparators.

Целью изобретени   вл етс  рас-, ширение функциональных возможностей путем осуществлени  стробировани  с принудительным фиксированием заданного выходного уровн  напр жени  и искл,ючени  вли ни . стробировани  на характеристики схемы каскада.The aim of the invention is to expand the functionality by performing gating with the forced fixation of a given output voltage level and exclusion of influence. gating on the characteristics of the cascade circuit.

На .чертеже представлена принципиальна  схема предлагаемого каскада со схемой стробировани .The drawing presents a schematic diagram of the proposed cascade with a gating circuit.

Каскад со схемой стробировани  состоит из дифференциального усилител , построенного на первом 1 и втором 2 транзисторах, в коллектор ые цепи которых подключены соответственно третий 3 и четвертый 4 транзисторы , а в эмиттеры цепи транзисторов , 1 и 2 - источник 5 тока, коллекторы транзисторов 3 и 4 соединены с резисторами 6 и 7 нагрузки, цепи смещени , построенной на первом стабилитроне 8, первом 9, втором 10 и третьем 11 диодах, первом резисторе 12, а также втором 13 и третьем 14 резисторах, п том 15 и шестом 16 транзисторах и четвертом -17 резисторе , переключающихс  седьмого 18 и восьмого 19 транзисторов и входного второго 20 стабилитрона.A cascade with a gating circuit consists of a differential amplifier, built on the first 1 and second 2 transistors, in whose collectors the third 3 and fourth 4 transistors are connected, respectively, and in the emitters of the transistor circuit, 1 and 2 - current source 5, collectors of transistors 3 and 4 are connected to resistors 6 and 7 of the load, an offset circuit built on the first zener diode 8, the first 9, the second 10 and the third 11 diodes, the first resistor 12, and the second 13 and third 14 resistors, p 15 and sixth 16 transistors and the fourth -17 resistor, switch yuchayuschih seventh 18 and eighth 19 transistors and the second input 20 zener diodes.

Устройство работает следуюпщм образом..The device works as follows ..

При подаче на стабилитрон 20 схемы стробировани  напр жени  логического нул  ТТЛ схемы (или просто заземлени  стабилитрона 20) на базах транзисторов 18 и 19 действует напр жение , равное падению напр жени  на стабилитроне 20 и напр жению ло.гического нул  ТТЛ схемы (0,150 ,3 В). В змиттерах транзисторов 3 и 4 дифференциального усилител  устанавливаетс  напр жение, равное падению напр жени  на стабилитроне 8 и напр жению делител  (резисторыWhen applied to the Zener diode 20, the voltage gating circuit of the logic zero of the TTL circuit (or simply the grounding of the Zener diode 20) on the bases of the transistors 18 and 19 operates a voltage equal to the voltage drop on the Zener diode 20 and the voltage of the optical zero TTL circuit (0.150, 3 AT). In the zmitters of transistors 3 and 4 of the differential amplifier, the voltage is set equal to the voltage drop across the Zener diode 8 and the voltage of the divider (resistors

13 и 14), .г: . Так как эмиттеры Кх,413 and 14), .g: Since emitters Kx, 4

91S, 291S, 2

транзисторов 18 и 19 соединены с эмиттерами транзисторов 3 и 4, то действие примерно равных потенциалов на эмиттере и базе транзисторов 18 и 19 обеспечивает их.закрьюание;transistors 18 and 19 are connected to the emitters of transistors 3 and 4, then the action of approximately equal potentials at the emitter and the base of transistors 18 and 19 ensures their closure;

Этому состо нию соответствует работа устройства без стробировани . При стробировании, т.е. подаче на входной стабилитрон 20 сигнала логическойThis state corresponds to the operation of the device without gating. When gating, i.e. supply to the input Zener diode 20 of a logical signal

единицы ТТЛ схемы, стабилитрон 20 закрываетс . В этом случае на базы транзисторов 18 и 19 действуетнапр жение , равное напр жению стабилитрона 8 и диодов 10 и 11. Таким рбразом , напр жение на базах транзисторов 18 и 19 будет превышать напр жение на базах транзисторов 3 и 4unit TTL circuit, the zener diode 20 is closed. In this case, the bases of transistors 18 and 19 are affected by a voltage equal to the voltage of the Zener diode 8 and the diodes 10 and 11. Thus, the voltage on the bases of transistors 18 and 19 will exceed the voltage on the bases of transistors 3 and 4

и 411 R14and 411 R14

величину и,..- ----5- . При обес the magnitude and, ..- ---- 5-. When

на Ri4on ri4

печении данного различи  напр жений ,1 В, что достигаетс  выбором сопротивлений резистивного делител baking this voltage difference, 1 V, which is achieved by selecting the resistance of the resistive divider

1 происходит включение транзрсторов 18 и 19 и закрьюание транзисторов 3 и 4. Поскольку коллекторы переключающихс  транзисторов 18 и 19 соединены вместе и подключены к одному из нагрузочн1 1х резисторов, то независимо, от входных сигналов, действующих на входе компаратора, на вькоде устанавливаетс  заданное фиксированное значение выходного напр жени  логической единицы или нул  в зависимости от требований. Это осуществл етс  подключением коллекторов транзисторов 18 и 19 и нагрузочного резистора 6 или 7.  1, the transistors 18 and 19 are turned on and the transistors 3 and 4 are closed. Since the collectors of the switching transistors 18 and 19 are connected together and connected to one of the load 1x resistors, regardless of the input signals acting at the comparator input, a fixed fixed value is set in the code. output voltage of a logical unit or zero depending on the requirements. This is done by connecting the collectors of transistors 18 and 19 and a load resistor 6 or 7.

Исключение вли ни  стробировани Elimination of gating effects

на параметры устройства заключаетс  в устранений зависимости времени включени  от действующих на входеon the device parameters is to eliminate the dependence of the inclusion time from the current input

сигналов, т.е. отсутствие режима насыщени  при переключении в предложенном устройстве позвол ет увеличить быстродействие и точность компараторов напр жени .signals, i.e. The absence of saturation when switching in the proposed device allows to increase the speed and accuracy of voltage comparators.

Claims (1)

. КАСКАД СО СХЕМОЙ СТРОБИРОВАНИЯ, содержащий дифференциальный каскадный усилитель, состоящий из первого й второго транзисторов,базы которых являются входами каскада, эмиттеры через источник Тока соединены с шиной отрицательного потенциала, а коллекторы - соответственно с эмиттерами третьего и четвертого транзисторов, базы которых объединены, а коллекторы через первый и второй резисторы нагрузки подключены к шине положительного потенциала, пятый, шестой, седьмой и восьмой транзисторы, первый и второй стабилитроны, первый и второй диоды, первый и второй· резисторы и вход стробирования, отличающий- с я тем, что, с целью расширения функциональных возможностей путем осуществления стробирования с принудительным фиксированием заданного выходного уровня напряжения и исключения влияния стробирования на характеристики схемы каскада в него введены третий диод, третий и четвертый резисторы, причем первый резистор соединен одним выводом с шиной положительного потенциала, а другим - с базой шестого транзистора, анодом третьего диода и первым выводом второго резистора, второй вывод которого соединен с базой пятого транзистора и через третий резистор с катодом третьего и анодом второго диодов, катод второго диода соединен с анодом первого диода, катод которого соединен с катодом первого стабилитрона, анод которого соединен с общей шиной, коллекторы пятого и шестого транзисторов соединены с шиной положительного потенциала, эмиттер шестого транзистора через четвертый резистор соединен с базами седьмого и восьмого транзисторов и катодом второго стабилитрона, анод которого подключен к шине стробирования, коллекторы седьмого и восьмого транзисторов подключены к коллектору ' третьего транзистора, а эмиттеры соответственно к эмиттерам четвёртого и третьего транзисторов.. A GAS CASCADE with a differential cascade amplifier, consisting of the first and second transistors, the bases of which are the inputs of the cascade, the emitters are connected to the negative potential bus via a current source, and the collectors are connected to the emitters of the third and fourth transistors, the bases of which are combined, and the collectors through the first and second load resistors are connected to the positive potential bus, the fifth, sixth, seventh and eighth transistors, the first and second zener diodes, the first and second diodes, first and second · resistors and a gating input, characterized in that, in order to expand the functionality by performing gating with forced fixing of a given output voltage level and eliminating the influence of gating on the characteristics of the cascade circuit, a third diode, third and fourth resistors are introduced into it moreover, the first resistor is connected with one terminal to the positive potential bus, and the other with the base of the sixth transistor, the anode of the third diode and the first terminal of the second resistor, the second pin which is connected to the base of the fifth transistor and through the third resistor to the cathode of the third and the anode of the second diode, the cathode of the second diode is connected to the anode of the first diode, the cathode of which is connected to the cathode of the first zener diode, the anode of which is connected to the common bus, the collectors of the fifth and sixth transistors are connected to the bus of positive potential, the emitter of the sixth transistor through the fourth resistor is connected to the bases of the seventh and eighth transistors and the cathode of the second zener diode, the anode of which is connected to the strobing bus, collectors the seventh and eighth transistors are connected to the collector of the third transistor, and the emitters, respectively, to the emitters of the fourth and third transistors. .«SU .,„1193791 >. "SU.,„ 1193791>