SU1177910A1 - Устройство для формирования четверично-кодированных последовательностей - Google Patents
Устройство для формирования четверично-кодированных последовательностей Download PDFInfo
- Publication number
- SU1177910A1 SU1177910A1 SU843730709A SU3730709A SU1177910A1 SU 1177910 A1 SU1177910 A1 SU 1177910A1 SU 843730709 A SU843730709 A SU 843730709A SU 3730709 A SU3730709 A SU 3730709A SU 1177910 A1 SU1177910 A1 SU 1177910A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- binary
- bit
- inputs
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Изобретение относится к генераторам широкополосных шумоподобных сигналов и может быть использовано в радиолокации, радионавигации, радиосвязи, в системах синхронизации 5 и других радиотехнических системах для построения генераторов четверично-кодированных последовательностей.
Цель изобретения - повышение точ- , ности путем улучшения корреляцион- 10 ных свойств формируемых последовательностей.
На чертеже представлена структурная электрическая схема устройства для формирования четверично-кодиро- 15 ванных последовательностей.
Устройство для формирования четверично-кодированных последовательностей содержит генератор 1 тактовых
, импульсов, двоичный (т-ра з рядный счет-. 20 чик 2, модулятор 3, К&-триггер 4} п-разрядный параллельный регистр 5, элемент ИЛИ-НЕ 6, сумматоры 7^-7п по модулю два, элементы И 88П.
Устройство для формирования чет- 25 верично-кодированных последовательностей работает следующим образом.
В исходном состоянии КЛ-триггер 4 находится в нулевом состоянии, т.е. на его выходе - нулевой потенциал. 30 Следовательно, на выходе элемента ИЛИ-НЕ 6 - единичный (высокий)потенциал, который обеспечивает исходное (нулевое)состояние К-разрядного счетчика 2, т.е. на выходах всех его л. разрядов - нулевое состояние, несмотря на то, что на его выходе присутствуют тактовые импульсы.
Кроме того, обеспечивается запрет 40 смены состояний разрядов νι -разрядного параллельного регистра 5, так как его тактовый вход также соединен с выходом элемента ИЛИ-НЕ 6, даже если на его кодирующих входах 45 происходит смена состояний. Тот же выход элемента ИЛИ-НЕ 6 удерживает в выключенном состоянии модулятор 3. Так как на выходах двоичного п-раз-. рядного счетчика 2 нулевые состоя- 50 ния, а они подключены к соответствующим входам элементов И 8-, - 3^, то независимо от состояний на выходах η-разрядного параллельного регистра 5 и сумматоров 7. — 7П, на выходах 55 элементов И 8^ - 8 п, а значит и на входах первого сумматора 7 по модулю: два нулевые потенциалы. Следовательно, на выходе первого сумматора 7 по модулю два удерживается нулевое состояние. Значит на информационном .и управляющем входах модулятора 3 также нулевые состояния.
При поступлении на вход запуска устройства положительного импульса длительностью
~£~ +% ’
где - тактовая частота генератора тактовых импульсов;
Ьо - время задержки срабатывания КЗ-триггера 4,
он стробируется тактовым импульсом генератора Г тактовых импульсов и одновременно с фронтом этого тактового импульса КЗ-триггера 4 переходит в единичное состояние. Одновременно на выходе элемента ИЛИ-НЕ 6 образуется перепад уровня с единичного на нулевое,что обеспечивает установку нулевого уровня на входе установки в нулевое состояние К двоичного п-разрядного счетчика 2; запись в п-разрядный параллельный регистр 5 его входного состояния, которое было на кодирующих входах в момент стробирования запускающего импульса,' включение модулятора 3.
I
Так как нулевой потенциал на входе К двоичного η-разрядного счетчика 2 является одновременно разрешающим счет, то с приходом очередного тактового импульса генератора 1 тактовых импульсов состояния двоичного η-разрядного счетчика 2 начнут меняться с частотой £т следования тактовых импульсов. Ровно через 2 1 тактов, на η-м выходе двоичного
η-разрядного счетчика 2 появится единичный потенциал, который вернет в исходное (нулевое ) состояние КЗ-триггер 4. Но нулевое состояние на выходе элемента ИЛИ-НЕ 6 не исчезнет, так . как единичное состояние η-го разряда двоичного η-разрядного счетчика 2 теперь будет на другом входе элемента ИЛИ-НЕ 6 еще ровно Σ*'"'тактов.
Таким образом, на выходе элемента ИЛИ-НЕ 6 нулевое состояник присутствует ровно 210 тактов от момента стробирования пускового импульса на входе запуска устройства. В момент возврата η-разряда двоичного п-разрядного счетчика 2 в нулевое состоя-, ние на входах элемента ИЛИ-НЕ 6
3
1177910 4
будут нулевые состояния, что соответствует возврату устройства в исходное состояние.
От момента запуска устройства, определяемого стробированием пускового 5 импульса на входе запуска γοτρθήοτΒ8ί двоичный η-разрядный счетчик 2 находится в динамическом (.счетном) состоянии ровно 2 и тактов работы генератора 1 тактовых импульсов, после чего 10
автоматически устройство вернется в исходное состояние, описанное выше.
Знак для η слагаемых, каждое из которых является некоторой последовательностью из 2п элементов, объясняет назначение первого сумматора 7^ по модулю два, на выходе которого должен быть сформирован заданный ϋ-код. Каждое слагаемое на входах первого сумматора 7^ по модулю два является результатом логического умножения двух .кодовых последовательностей, откуда следует необходимость включения на входах первого сумматора 7А по модулю два ^5
элементов И 8^- 8И. Одной из входных кодовых последовательностей 3~го элемента И (^ = 1,2,.. ,п) является последовательность а'*. , которая формируется на з~м выходе 30
двоичного η-разрядного счетчика 2, когда последний находится в динамическом (счетном)состоянии. Поэтому первый вход ,]-го элемента И соединен непосредственно с ^-м разрядом двоич- 35 ного η-разрядного счетчика 2. Другой входной кодовой последовательностью, поступающей на второй вход 3-го элемента И, является последовательность, формируемая на (^-1)-м, 40 т.е. предыдущем, разряде двоичного η-разрядного счетчика 2, но предварительно просуммированная по модулю два с з~м разрядам двоичного инверсного. η-разрядного представле- 45 ния номера формируемой последовательности х|. Следовательно, на втором входе з~го элемента И необходимо включение сумматора по модулю два, на первый вход которого посту- 50 пает последовательность с выхода (.]-!)-го разряда двоичного п-разрядного счетчика 2, а на второй вход значение η разряда ,η-разрядного регистра 5, соответствующего состоя- 55 нию его элемента памяти (^триггера), которое определяется моментом строр бирования запускающего импульса на
входе запуска устройства. Состояние элементов памяти η-разрядного параллельного регистра 5 в динамическом режиме работы двоичного п-разрядного счетчика остаются неизменными, даже если на кодирующих входах η-разрядного параллельного регистра 5 в этом время состояния меняются. Следующая смена состояний выходов празрядного параллельного регистра 5 возможна лишь при очередном запуске устройства.
Итак, обеспечивая на кодирующих входах η-разрядного параллельного регистра 5 в момент запуска устройства по входу запуска состояния, со, ответствующие двоичному представлению номера формируемой последовательности, на выходе первого сумматора 7 по модулю два в последовательном коде будет сформирована последовательность требуемого номера.
Как уже отмечалось, в динамическом режиме работы двоичного п-разрядного счетчика 2, когда на информационный вход с выхода первого сумматора 7| по модулю два поступает ϋ-последовательность, на входе включения модулятора 3 с выхода элемента ИЛИ-НЕ 6 поддерживается нулевой потенциал, обеспечивающий включение модулятора 3. Одновременно с формируемой на информационном входе модулятора 3 двоичной ϋ-последовательностью, на управляющий вход модулятора поступает последовательность А^ с выхода первого разряда двоичного празрядного счетчика 2. Так как последовательность на выходе первого разряда двоичного η-разрядного счетчика 2 имеет вид А^ = 0101,...01, то нечетным элементам формируемой на информационном входе модулятора 3 ϋ-последовательности соответствует нулевой потенциал управляющего входа модулятора 3, а четным элементам - единичный потенциал.
Во включенном состоянии на выходе модулятора 3 выдается один из четырех элементов формируемого четверично-кодированного сигнала ( последовательности четырех элементов), которые условно обозначим в виде , Ъ ,
Логика работы модулятора 3 задается следующим образом:
5 1177910 6
Г-°Х
г-4
Л, если ϋ.
V
β, если ϋ{/·
если А =0
Ί
если ϋ£ => О | если ϋ£» =· 1
если А^=1,
1
т.е. когда на информационном входе нечетный элемент ϋ-последовательнос- ю ти, что определяется состоянием на управляющем входе, тогда в зависимости от значения ϋ-последовательности модулятор выдает на информаци- : онный выход символ Л/илИ(Д, причем оЦ 15 когда элемент ϋ-последовательности
равен "0", и β^когда "1". Если же на управляющем входе единичный потенциал, что соответствует четному элементу ϋ-последовательности на информационном входе модулятора 3, то он выдаете на выход 4 символ о или У , причем о , когда элемент ϋ-последовательности равен "0" и У· когда "1".
Таким образом, устройство для формирования четверично-кодированных последовательностей обеспечивает повышение точности путем улучшения корреляционных свойств формируемых последовательностей.
Claims (2)
- УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ЧЕТВЕРИЧНО-КОДИРОВАННЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащее генератор тактовых импульсов, двоичный η-разрядный счетчик и модулятор, выход которого является информационным выходом устройства, отличающееся тем, что, с целью повышения точности путем улучшения корреляционных свойств формируемых последовательностей^в него введены η-разрядный параллельный регистр,η сумматоров по модулю два (где η = 1,2...,η), η элементов И, элемент ИЛИ-НЕ и КЗ-триггер, к тактовому входу которого и входу двоичного Ц -разрядного счетчика подключен выход генератора тактовых импульсов , при этом ·8-вход КЗ-триггера является входом запуска устройства, а к К-входу ΚΛ -триггера и первому входу элемента ИЛИ-НЕ подключен выход η-го разряда двоичного разрядного счетчика, к тактовому входу которого, а также к тактовому входу Ч-разрядного параллельного регистра и входу включения модулятора подключен выход элемента ИПИ-ΗΕ,κ второму входу которого подключен выход КЗ-триггера, причем выходы η элементов И подт-.. ключены к входам первого сумматора по модулю два, выход которого, а также выход первого разряда двоичного η-разрядного счетчика подключены соответственно к информационному и управляющему входам модулятора,а к перво- § му входу з~го элемента И (где 5 == 1,2,...п) и к первому входу ()+1) сумматора по модулю два подключен выход )-го разряда двоичного л-разрядного счетчика, при этом выход первого разряда П-разрядного параллельного регистра подключен к второму входу первого элемента й, а выходы других разрядов п. -разрядного параллельного регистра подключены к вторым входам соответствующих сумматоров по модулю два, выходы которых подключены к вторым входам соответствующих элементов И, входы η,-разрядного параллельного регистра являются кодирующими входами устройства.5Ц .... 117791011177910
- 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843730709A SU1177910A1 (ru) | 1984-04-18 | 1984-04-18 | Устройство для формирования четверично-кодированных последовательностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843730709A SU1177910A1 (ru) | 1984-04-18 | 1984-04-18 | Устройство для формирования четверично-кодированных последовательностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1177910A1 true SU1177910A1 (ru) | 1985-09-07 |
Family
ID=21115178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843730709A SU1177910A1 (ru) | 1984-04-18 | 1984-04-18 | Устройство для формирования четверично-кодированных последовательностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1177910A1 (ru) |
-
1984
- 1984-04-18 SU SU843730709A patent/SU1177910A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1177910A1 (ru) | Устройство для формирования четверично-кодированных последовательностей | |
EP0030857B1 (en) | Programmable counter circuit | |
SU1504803A1 (ru) | Формирователь к-ичиых кодов | |
SU1661975A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1388994A1 (ru) | Устройство дл формировани четвертично-кодированных последовательностей | |
SU1338020A1 (ru) | Генератор М-последовательностей | |
SU1192120A1 (ru) | Генератор последовательности импульсов | |
SU1035820A1 (ru) | Цифровое устройство слежени за задержкой | |
SU1277387A2 (ru) | Делитель частоты следовани импульсов | |
RU2040854C1 (ru) | Устройство для формирования временного интервала | |
SU871314A2 (ru) | Дискретный согласованный фильтр | |
RU2022448C1 (ru) | Имитатор шумоподобных сигналов | |
SU1539973A1 (ru) | Формирователь импульсных последовательностей | |
SU1672445A1 (ru) | Генератор равномерно распределенных случайных чисел | |
SU1275761A2 (ru) | Делитель частоты следовани импульсов | |
SU762195A1 (ru) | Устройство для деления частоты следования импульсов | |
SU1179335A1 (ru) | Квазистохастический преобразователь | |
SU1700770A1 (ru) | Устройство дл выделени кодовой комбинации | |
SU1264165A1 (ru) | Накапливающий сумматор | |
SU1392620A1 (ru) | Устройство дл формировани М-ично кодированных последовательностей импульсов | |
RU2042275C1 (ru) | Стартстопный передатчик | |
SU1418701A1 (ru) | Накапливающий сумматор | |
SU1045398A1 (ru) | Устройство выбора К из П | |
SU1198533A1 (ru) | Устройство дл моделировани фазового дрожани импульсов кодовой последовательности | |
SU1160563A1 (ru) | Устройство для счета импульсов |