SU1169140A1

SU1169140A1 - Усилитель мощности

Info

Publication number: SU1169140A1
Application number: SU823524499A
Authority: SU
Inventors: Юрий Михайлович Васильев; Александр Николаевич Емельянов; Александр Степанович Рачковский
Priority date: 1982-12-22
Filing date: 1982-12-22
Publication date: 1985-07-23

Abstract

УСИЛИТЕЛЬ МОЩНОСТИ, содержащий последовательно соединенные предварительный каскад и выходной двухтактный каскад, соединенный с индуктивной нагрузкой, причем параллельно каждому транзистору выходного двухтактного каскада включен соответствук ций защитный диод, а выводы питани выходного двухтактного каскада подключены соответственно к положительной шине первого и отрицательной шине второго источников питани , а также первый и второй резисторы, отличающийс тем, что, с целью повьшени КПД, в него введены суммирукмций блок с пр мым и инверсным выходами, .а также первый и второй пол рно-инвертирующие импульсные управл емые преобразователи, входы которых соединены соответственно с положительной шиной первого и отрицательной шиной второго источников питани , а выходы - соответственно с отрицательной шиной второго и положительной шиной первого источни Л ков питани , входы управлени - соответственно с пр мым и инверсным выходами суммирунщего блока, причем первые выводы первого и второго резисторов соединены с общей шиной, а вторые выводы - соответственно с отрицательной шиной первого и положительной шиной второго источников питани , соедиО ) ненными с соответствующими входами СО сзтммирунмце го блока.

Description

111

Изобретение относитс к электронной технике и может использоватьс дл создани тока управлени движением электронного луча.

Цель изобретени - повьшение Kosijr фициента полезного действи .

На чертеже представлена структурна принципиальна электрическа схема усилител мощности.

Усилитель мощности содержит предварительный каскад 1, выходной двухтактный каскад 2, выполненный на транзисторах 3 и А с защитными диодами 5 и 6, первый и второй резисторы 7 и 8, индуктивную нагрузку 9, суммирующий блок 10, первый и второй пол рно инвертирующие импульсные управл емые преобразователи 11 и 12, первый 13 и второй 14 источники питани , резистор 15.

Усилитель мощности работает следующим образом.

Входной сигнал поступает на вход предварительного каскада 1 и преобразуетс в нем в широтно-импульсный, а затем поступает на входы выходного двухтактного каскада 2. При направлении тока в индуктивной нагрузке 9 от поло сительной шины первого

02

источника 13 питани к общей шине работает транзистор 3. При спаде управл ющего импульса возникает про-. тиво-ЭДС, и энерги в индуктивной нагрузке 9, котора через защитный диод 5 поступает в второй источник 14 питани . Однако рекупераци энергии в один (второй) источник питани не может происходить без нарушени симметрии между двум источниками питани 13 и 14. В св зи с этим датчик тока (второй резистор 8) вл етс источником информации о величине энергии во втором источ;нике 14 питани , через суммирующий блок сигнал управлени поступает на вхор, управлени второго пол рно-инвертирующего импульсного управл емого преобразовател 12, кото1 1й передает энергию из второго источника 14 питани в первый источник 13 питани до тех пор пока напр жени на первом и втором резисторах 7 и 8 не выравн ютс . Сигнал управлени перестает поступать на управл ющий вход второго-пол рно инвертирующего импульсного упр вл емого преобразовател 12 и передача энергии из одного источника питани в другой прекращаетс .

Claims

УСИЛИТЕЛЬ МОЩНОСТИ, содержащий последовательно соединенные предварительный каскад и выходной двухтактный каскад, соединенный с индуктивной нагрузкой, причем параллельно каждому транзистору выходного двухтактного каскада включен соответствующий защитный диод, а выводы питания выходного двухтактного каскада подключены соответственно к положи- тельной шине первого и отрицательной шине второго источников питания, а также первый и второй резисторы, отличающийся тем, что, с целью повышения КПД, в него введены суммирующий блок с прямым и инверсным выходами, а также первый и второй полярно-инвертирующие импульсные управляемые преобразователи, входы которых соединены соответственно с положительной шиной первого и отрицательной шиной второго источников питания, а выходы - соответственно с отрицательной шиной второго и ' _е положительной шиной первого источни- S ков питания, входы управления - соответственно с прямым и инверсным выходами суммирующего блока, причем первые выводы первого и второго резисторов соединены с общей шиной, а вторые выводы - соответственно с отрицательной шиной первого и положительной шиной второго источников питания, соединенными с соответствующими входами суммирующего блока.

SU „,.1169140